

Single-Stage PFC LLC 컨버터 설계

STMicroelectronics L6790A

설계 예제

90 ~ 264 Vac, 47 ~ 63 Hz
 $25\text{ V} / 26.3\text{ A} = 657.5\text{ W}$

읽기 전에

L6790A 의 동작은 2026년 4월 30일자 **DRAFT** 데이터시트를 근거로 적었다. 그 초안에는 TBD 항목이 있고, 스스로 앞뒤가 안 맞는 대목도 하나 있다. 여기서 가져온 컨트롤러 상수는 양산에 들어가기 전에 정식 데이터시트로 다시 확인할 것.

본문의 설계 예제는 아직 만들어 보지 않았다. 실측이라고 적은 값만 실측이고 나머지는 계산값이다.

그림은 전부 이 문서를 위해 그린 것이다. 발표된 Application Note 의 논지를 따른 그림은 캡션에 그렇게 적었다.

개정 이력

버전	날짜	내용
V1.0	2026년 9월	한국어 초판. 설계 예제 25 V / 26.3 A, 657.5 W, 권선비 15 : 2.
V1.2	2026년 9월	명칭을 single-stage PFC LLC 로 통일. 판정 여유의 정의 신설. 계산값을 설계 절차에서 설계 예제로 옮기고, 값마다 어느 식에서 나왔는지와 넣은 숫자를 함께 적었다. 영문판과 판 번호를 맞췄다.
V1.3	2026년 9월	설계 예제를 트랜스포머 한 개(ETD 49/25/16DG)로 하고 권선과 핀 배정을 그렸다. 보상망 장을 루프 수식, TL431 회로의 OPAMP 등가, 루프 설계 예제와 함께 다시 썼다. 전문을 짧게 다시 썼고, 입력 전압 여섯 조건에서 보고한다. 영문판 V1.3 과 같은 내용.

표기

- f_l 이라고 쓴 것만 라인 주파수이고, 나머지 주파수는 전부 스위칭 주파수다.
- n — 등가모델 권선비. 게인 식에 들어가는 값이며 감는 턴수의 비가 아니다.
- n_T — 실제로 감는 턴수의 비. $n_T = n\sqrt{1+\lambda}$.
- $\lambda = L_r/L_m$ — 누설 대 자화. 탱크가 낼 수 있는 게인 범위를 정한다.
- $f_n = f_{sw}/f_r$ — 정규화 주파수.
- M — 탱크 전압 게인, $Q = Z_0/R_{ac}$ — 부하가 탱크를 얼마나 무겁게 하는가.
- 등가 입력 — topology morphing 이후 공진 탱크가 실제로 보는 전압. 상용전원 전압이 아니다.
- θ — 라인 위상. 0 과 π 가 영교차, $\pi/2$ 가 라인 피크다.

목차

1 들어가며	7
2 이 컨버터를 이루는 두 컨버터	7
2.1 LLC 컨버터란 무엇인가	7
2.2 왜 더 간단한 것 대신 LLC 인가	8
2.3 공진으로 무엇을 얻나	8
2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가	9
2.5 두 개의 공진	10
2.6 게인 곡선과 세 영역	16
2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가	17
2.8 다이오드가 한쪽에서만 역회복해야 하는 이유	19
2.9 두 경계는 같은 경계가 아니다	19
2.10 ZVS 와 ZCS 는 다른 것이다	20
2.11 ZVS 가 실제로 일어나게 데드타임을 잡는 법	21
2.12 플라이백이 아니다, 그래서 코어가 달라진다	21
2.13 LLC 는 보통 어떻게 설계하나	25
2.14 역률 보정이란 무엇인가	25
2.15 역률, 그리고 왜 distortion 과 같지 않은가	26
2.16 PFC 회로는 어떻게 동작하나	27
2.17 왜 보통 두 단인가	27
3 왜 single-stage 인가, 그 대가는 무엇인가	28
3.1 역률 1 에서 고르지 않게 들어오는 에너지	28
3.2 버퍼를 400 V 에서 출력으로 옮기기	28
3.3 부하가 견뎌야 하는 것	29
4 동작 원리	29
4.1 게인은 제어 변수가 아니라 경계 조건이다	29
4.2 서로 상쇄하는 두 발산	29
4.3 주파수 변조가 곧 역률 보정이다	30
4.4 근 탐색 없이 프로파일 풀기	31
4.5 single-stage 컨버터의 게인 차트 읽는 법	32
4.6 피드백 핀은 전력 지령이다	33
4.7 이 컨버터는 공진의 어느 쪽에서 도는가	33

4.8 λ 가 0.5 근처여야 하는 이유	33
4.9 $f_{sw,max}$ 는 탱크를 검사하지 않는다 — 탱크를 계산한다	33
4.10 λ 의 반대쪽 한계, 그리고 해가 없는 경우	34
5 Topology morphing	34
5.1 풀브리지	35
5.2 하프브리지	35
5.3 컨트롤러는 무엇을 하나	36
5.4 히스테리시스 락과 실제 동작 범위	36
6 설계 절차	37
6.1 사양	38
6.2 등가 입력 범위	38
6.3 권선비와 반사 전압	39
6.4 공진 탱크	39
6.5 ZVS 검증	39
6.6 컨버터는 공진의 어느 쪽에서 도는가	39
6.7 라인 사이클에 걸친 전류	40
6.8 트랜스포머	40
6.9 두 개의 비, 두 개의 인덕턴스	41
6.10 트랜스포머 사양서에 꼭 적을 것	42
6.11 자속은 1차가 아니라 2차가 정한다	42
6.12 코어 고르기: 두 면적, 그리고 실제로 결정하는 셋째 조건	42
6.13 권선 배치가 곧 누설이다	43
6.14 갭, 그리고 도면에 갭을 적으면 안 되는 이유	43
6.15 창: 도선, 전류 밀도, 실제로 들어가는 것	43
6.16 skin depth, 그리고 도선이 한 가닥이 아닌 이유	44
6.17 절연, 마진, 그리고 창에서 치르는 대가	45
6.18 손실, 그리고 도면이 견뎌야 할 온도	45
6.19 포화 시험은 권선 피크 전류가 아니다	45
6.20 사양서, 그리고 빠뜨리면 안 되는 것	47
6.21 트랜스포머 한 개로 안 될 때	47
6.22 입력 커패시터	47
6.23 출력 커패시터 बैं크	48
6.24 반도체 요구조건	48

6.25 컨트롤러 주변 회로	49
6.26 전압 루프와 보상	50
6.27 루프가 이뤄야 할 것, 그리고 못 이루면 생기는 일	50
6.28 crossover 주파수가 낮아야 하는 이유: $2f_1$ 리플	51
6.29 보상기: TL431, 옵토커플러, FB 핀	52
6.30 zero 와 pole 배치: K-factor 법	54
6.31 루프 검사: crossover 주파수, phase margin, gain margin	55
6.32 gain margin, 그리고 검사가 필요한 이유	56
6.33 버스트 threshold 에 대한 피드백 리플	56
7 설계 예제	57
7.1 사양, 숫자의 종류별로	57
7.2 설계 결과	58
7.3 판정 여유란 무엇인가	58
7.4 숫자를 끝까지 따라가기	59
7.5 운전 영역 전체의 ZVS	62
7.6 이 설계의 게인 차트	62
7.7 이 설계는 공진의 어느 쪽에서 도는가	64
7.8 이 설계가 흘러야 하는 전류	65
7.9 트랜스포머, 만든 대로	67
7.10 코어와 권선	70
7.11 출력 벅크, 정한 대로	73
7.12 전력은 어디로 가나	75
7.13 반도체는 무엇이여야 하나	76
7.14 전압 루프, 만든 대로	76
7.15 컨트롤러 주변 부품	81
7.16 오실레이터: C_T 먼저, 그다음 R_T	82
7.17 전류 sense 저항, 한 번에 셋을 정한다	83
7.18 버스트 모드: 전원 인가 시 한 번 읽는 저항 하나	84
7.19 브라운아웃과 브리지 구성: CFG 핀	84
7.20 출력 sensing 과 과전압: ZCD 분압기	85
7.21 HVSU 와 V_{CC}	86
7.22 컨트롤러 핀 규칙	86
7.23 보호, 그리고 threshold 마다 어디서 정해지나	86

7.24 시스템 설계 규칙 87

7.25 하드웨어에서 먼저 짤 것 87

8 기호표 88

9 참고문헌 92

10 정오표와 미결 항목 93

10.1 데이터시트: 초안은 앞뒤가 안 맞는다 93

10.2 설계 시트를 뺀 방식으로 만들 때의 함정 93

10.3 유도 없이 쓴 상수 94

10.4 이 설계의 미결 항목 94

1 들어가며

유니버설 입력 LLC 전원은 보통 두 단이다. 400 V 버스를 만드는 boost PFC 단과, 그 버스를 내리는 LLC 단. 버스 커패시터는 역률 1 로 들어오는 전력이 고르게 오지 않는 만큼을 저장하고, LLC 에는 거의 일정한 전압을 공급한다. 그래서 탱크는 좁은 게인 범위만 덮으면 된다.

single-stage PFC LLC 는 boost 단과 버스 커패시터를 없앤다. 정류된 상용전원이 공진 탱크로 바로 들어간다. 입력은 100/120 Hz 반사인파가 되고, 게인은 컨트롤러가 아니라 입력이 정하며, 버스 커패시터가 하던 일은 출력 커패시터가 떠맡는다. 2-stage 설계 습관은 대부분 여기에 맞지 않는다.

이 문서는 이 컨버터가 어떻게 동작하는지, 그리고 STMicroelectronics **L6790A** 로 어떻게 설계하는지를 다룬다. 설계 예제 하나를 문서 전체에서 쓴다: **90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력.**

범위. 전력단, 공진 탱크, 출력 탱크, 컨트롤러 주변 회로, 전압 루프. 다루지 않는 것: EMI 필터, 자성 부품 제작, 레이아웃, 안전 인증.

2 이 컨버터를 이루는 두 컨버터

이 장은 보통의 LLC 와 보통의 역률 보정을 다룬다. 둘 다 아는 독자는 3 절로 건너뛰어도 된다.

2.1 LLC 컨버터란 무엇인가

LLC 컨버터는 사각파 발생기가 공진 회로를 구동하고, 그 회로가 트랜스포머와 정류기를 구동하는 구조다. 스위치는 주파수만 정한다. 듀티도 없고, 인덕터 전류 제어도 없다.




그림 1: LLC 단. 스위치는 주파수를, 탱크는 전력을, 트랜스포머는 전압을 정한다.

Single-Stage PFC LLC 컨버터 설계

탱크 소자는 셋이다. 직렬 인덕턴스 L_r , 트랜스포머의 자화 인덕턴스 L_m , 직렬 커패시턴스 C_r . L_m 은 트랜스포머가 원래 갖고 있는 인덕턴스이고 L_r 도 보통 그 누설 인덕턴스이므로, 언제나 따로 붙이는 부품은 C_r 뿐이다.

2.2 왜 더 간단한 것 대신 LLC 인가

포워드나 플라이백과 견주면 LLC 의 장점은 다음과 같다.

- **전 부하에서 소프트 스위칭.** 1차 스위치는 전압 0 에서 켜지고, below 에서는 정류기가 전류 0 에서 꺼진다. 이 일을 하는 자화 전류는 부하와 무관하게 흐르므로 Light load 에서도 ZVS 를 잃지 않는다.
- **더 높은 주파수.** 스위칭 손실이 주파수를 제한하지 않으므로 자성 부품과 필터가 작아진다.
- **누설 인덕턴스를 스너버로 누르는 대신 L_r 로 쓰고, 출력 인덕터가 없다.**

대가도 있다. 주파수가 입력과 부하에 따라 움직이고, 자화 전류가 부하와 무관하게 순환하므로 Light load 효율은 보통이며, 설계가 듀티 식이 아니라 게인 곡선에서 나온다.

2.3 공진으로 무엇을 얻나

하드 스위칭 컨버터에서는 스위치 출력 커패시턴스의 에너지가 매 턴온마다 버려지고, 그 손실이 주파수를 제한한다.

LLC 를 **inductive 영역**에서 돌리면 브리지가 inductive 부하를 보고, 탱크 전류가 구동 전압보다 뒤쳐진다. 데드타임 동안 그 뒤쳐진 전류가 중점을 스스로 방전시키고, 다음 스위치는 0 V 에서 켜진다. **이것이 ZVS 다.** 조건은 2.10 절에 있다.




그림 2: below 에서의 한 스위칭 주기. i_{Lr} 과 i_{Lm} 의 차이가 2차로 넘어간다. 스위치는 자기 전류가 아직 음일 때 켜지고, 그 전류가 중점을 방전시킨다.

Single-Stage PFC LLC 컨버터 설계

조건은 고정된 주파수가 아니라 inductive 동작이다. capacitive 경계 아래에서는 전류가 앞서고, 브리지가 낮은 임피던스로 하드 스위칭하며, 부품이 뜨거워지는 정도가 아니라 파손된다. 경계는 부하에 따라 움직인다(2.9 절).

2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가

게인 곡선은 세 번의 단순화에서 나오고, 단계마다 무언가를 버린다.




그림 3: 정류기와 부하가 왜 저항 하나가 되는가. 출력 전압이 일정하므로 탱크가 보는 전압은 사각파이고, 탱크가 기본파만 통과시키므로 전류는 사인파다. 기본파에서 이 둘은 저항과 같은 전력을 가져간다.




그림 4: 세 단계의 축약: 실제 회로, 2차를 1차로 넘긴 것, 기본파만 남긴 것. 결과는 게인 M 과 품질계수 Q 를 가진 AC 회로 하나다.

- 2차를 1차로 넘긴다. 부하 저항에 n^2 이 곱해진다.
- 정류기와 출력 필터를 저항 하나로 바꾼다. 기본파에서는 저항 하나로 보인다.
- 구동 사각파의 기본파만 남긴다. 이것이 기본파 근사(FHA)이고, LLC 설계가 식이 아니라 시뮬레이션이나 실측으로 끝나는 이유다.

남은 회로는 숫자 둘로 설명된다.

- 게인 M : R_{ac} 양단 전압을 그것을 구동하는 기본파로 나눈 값. 직렬 공진 f_r 에서 C_r 과 L_r 이 상쇄되므로 거기서는 부하와 무관하게 $M = 1$ 이다. f_r 아래에서는 boost 할 수 있고, 위에서는 buck 만 된다.
- 품질계수 $Q = Z_0/R_{ac}$, $Z_0 = \sqrt{L_r/C_r}$. Q 는 출력 전력과 함께 커진다. $Q = 0$ 이면 곡선이 높고 뾰족하고, 부하가 걸리면 낮는다.

Single-Stage PFC LLC 컨버터 설계

f_n 을 직렬 공진으로 정규화하면 다음과 같다.

식 1

$$f_n = \frac{f_{sw}}{f_r}, \quad Z_0 = \sqrt{\frac{L_r}{C_r}}, \quad Q = \frac{Z_0}{R_{ac}}, \quad \lambda = \frac{L_r}{L_m}$$

$M(f_n, Q)$ 라고 쓴 것은 언제나 이 축약 회로의 게인이다.

2.5 두 개의 공진

2차가 도통하는 동안에는 반사된 출력 전압이 L_m 을 클램프하므로 직렬 공진만 남는다.

식 2

$$f_r = \frac{1}{2\pi\sqrt{L_r C_r}}$$

2차가 꺼지면 두 인덕턴스가 함께 공진한다.

식 3

$$f_o = \frac{1}{2\pi\sqrt{(L_r + L_m) C_r}}$$

f_r 에서는 부하가 무엇이든 게인이 1 이다. f_o 에서는 No load 게인이 발산한다. 둘 사이에서 탱크는 boost 할 수 있고, f_r 위에서는 못 한다.





그림 5: 두 개의 공진과 그 사이의 boost 가능 구간. 색칠한 가장자리는 capacitive 경계의 No load 위치이고, 부하가 걸리면 위로 올라간다.

Single-Stage PFC LLC 컨버터 설계

below 에서는 반주기마다 두 구간이 있고, 그동안 켜진 스위치 쌍은 같다: 전력 전달, 그다음 프리휠링. 공진에서는 반주기가 전력 전달뿐이고, above 에서는 전력 전달이 중간에 잘린다.

1 POWER DELIVERY


S1, S4 on · D1 conducts · lower half of N_s



L_m is clamped, so i_{Lm} is a straight ramp and $i_{Lr} - i_{Lm}$ is the half sine that crosses. What is traced is the load component; i_{Lm} flows in L_m too, but it reverses inside this interval.

2 FREEWHEELING

S1, S4 STILL on · secondary off




i_{Lr} has fallen to i_{Lm} . Every rectifier is off, L_m is free again, and the tank rings at f_o .

— load current — magnetising current only gated on
 body diode conducting = the ZVS window C_{oss} charging, V_{ds} rising C_{oss} discharging

그림 6: 앞 반주기, STEP 1 과 2. 1 전력 전달: $S_1 \cdot S_4$ 가 켜져 있고, 공진 전류가 자화 전류를 넘어서며 그 차이가 D_1 으로 흐른다. L_m 이 클램프돼 있으므로 이 구간은 f_r 로 공진한다. 2 프리휠링: 공진 전류가 자화 전류까지 떨어져 정류기가 꺼지고, L_m 이 공진에 들어와 f_o 로 공진한다. 같은 스위치가 그대로 켜져 있다. 회색 바디 다이오드와 C_{oss} 는 그 STEP 에서 아무 일도 하지 않는다.

3 DEAD TIME (a)


all four off · C_{oss} swaps the midpoints over



All four channels are off, so the ONE tank current can reach the rails only THROUGH the four C_{oss} . It arrives at A from both, so A is pulled down; it leaves B into both, so B is pushed up. That swap IS the transition.

4 DEAD TIME (b) — ZVS

body diodes of S2 and S3 clamp




$V_{ds} = 0$ on S2 and S3 now, because their own body diodes are clamping them. Gate them on HERE.

— load current — magnetising current only gated on
 body diode conducting = the ZVS window — C_{oss} charging, V_{ds} rising — C_{oss} discharging

그림 7: STEP 3 과 4, 데드타임. 3 스위치가 전부 꺼져 있으므로 자화 전류는 네 개의 C_{oss} 로만 흐를 수 있고, A 를 끌어내리며 B 를 밀어올린다. 4 스위치가 끝나고 $S_2 \cdot S_3$ 의 바디 다이오드가 V_{ds} 를 0 에 클램프한다. 다음 게이트는 이 창 안에 들어와야 한다.

5 POWER DELIVERY


S2, S3 on · D2 conducts · upper half of N_s



The mirror of 1. Just after turn-on the old current still runs back through the two channels. Again only the load component is traced - i_{Lm} reverses inside this interval as well.

6 FREEWHEELING

S2, S3 STILL on · secondary off




The mirror of 2, and the easy one to miss: it ends at the right-hand edge of a waveform plot.

— load current
 — magnetising current only
 gated on
 body diode conducting = the ZVS window
 C_{oss} charging, V_{ds} rising
 C_{oss} discharging

그림 8: 뒤 반주기, STEP 5 와 6: $S_2 \cdot S_3$ 와 D_2 로 이루어지는 1:2 의 거울상.

7 DEAD TIME (a)

all four off · C_{oss} swaps the midpoints back




The mirror of 3: the current now arrives at B and leaves A, so B falls and A rises.

Through the capacitances again, never a channel. Magenta: C_{oss} charging, V_{ds} rising; cyan: discharging.

8 DEAD TIME (b) — ZVS

body diodes of S1 and S4 clamp



The same for S1 and S4, and the period closes. ZVS is in 4 and 8 - and in none of the other six.

— load current — magnetising current only gated on
 body diode conducting = the ZVS window — C_{oss} charging, V_{ds} rising — C_{oss} discharging

그림 9: STEP 7 과 8, 두 번째 데드타임. 중점이 되돌아가고(7), S_1 · S_4 의 바디 다이오드가 클램프하며(8), STEP 1 이 0 V 에서 시작된다. ZVS 는 STEP 4 와 8 에서만 일어난다.

Single-Stage PFC LLC 컨버터 설계




그림 10: 각 STEP 이 파형의 어디인가. 번호가 붙은 띠가 위 여덟 칸을 시간 순으로 늘어놓은 것이다. below 에서 $f_{sw}/f_r = 0.70$ 으로 그렸고, STEP 3·4·7·8 이 보이도록 데드타임을 넓혔다. 전류 크기는 이 설계의 최저 입력 전압에서의 $I_{Lr,pk}$ 와 $I_{Lm,pk}$ 다.

STEP 1 과 2 가 두 개의 공진이고, 둘 다 같은 스위치가 켜진 한 반주기 안에 있다. ZVS 는 그 둘 어디에도 없다. 데드타임인 STEP 3~4 와 7~8 에서 일어난다.

"프리휠링" 은 문헌에서 서로 다른 두 구간을 가리킨다. 여기서는 STEP 2·6 이다: 정류기가 꺼지고, L_m 이 공진에 들어오며, 같은 스위치가 켜져 있는 구간. Toshiba 의 Resonant Circuits and Soft Switching(2019) 은 같은 말을 바디 다이오드가 도통하는 데드타임에 쓴다. 데드타임은 어느 주파수에나 있고, STEP 2·6 은 below 에서만 있다.




그림 11: below, 공진, above: 게이트, 브리지 전압, 자화 전류를 점선으로 겹친 공진 전류, 정류기 전류. 달라지는 것은 스위칭 반주기에 대한 공진 반주기의 길이이다.

- f_r 아래. 공진 반사인파가 일찍 끝나고 i_{Lr} 이 i_{Lm} 과 같아진다. 그때부터 2차로 넘어가는 전력이 없다: 프리휠링.
- f_r 에서. 브리지가 바뀌는 순간 i_{Lr} 이 i_{Lm} 을 만나고, 정류기 전류도 같은 순간 0 이 된다. 가장 효율이 좋은 점이다.
- f_r 위. 스위칭 반주기가 먼저 끝나 공진 반사인파가 잘리고, 스위치는 더 큰 전류를 끊으며, 정류기는 도통 중에 끊긴다.

프리휠링 구간이 곧 f_o 다. L_m 을 클램프하는 것이 없으므로 $L_r + L_m$ 이 C_r 과 공진한다. 평평해 보이는 것은 f_o 가 f_r 보다 훨씬 낮기 때문이다. f_{sw} 를 f_o 쪽으로 내리면 이 구간이 반주기를 다 차지하고 전력은 전달되지 않는다. 쓸모 있는 동작은 전부 두 주파수 사이에 있다.

기호는 표준이 아니다. 널리 쓰이는 자료 중 적어도 하나는 직렬 공진을 f_o 라고 부른다. 여기와 정반대다. 비교하기 전에 확인할 것.

보통의 LLC 는 한쪽에 머문다. 대개 공칭 입력에서 f_r 바로 위, 순환 전류가 가장 작은 자리다. 이 컨버터가 어느 쪽에서 도는지는 4.7 절에서 답한다.

2.6 게인 곡선과 세 영역

기본파 근사로 탱크 게인은 다음과 같다.

식 4

$$M(f_n, Q, \lambda) = \frac{1}{\sqrt{\left(1 + \lambda - \frac{\lambda}{f_n^2}\right)^2 + Q^2 \left(f_n - \frac{1}{f_n}\right)^2}}$$

Single-Stage PFC LLC 컨버터 설계

간단한 계산 두 가지. $f_n = 1$ 에서는 Q 항이 사라져 **Q 가 무엇이든 $M = 1$** 이므로 모든 곡선이 그 점을 지난다. No load(Q = 0)에서는 f_n 을 올려도 M 이 $1/(1+\lambda)$ 까지만 내려간다. 그 하한은 4.10 절에서 문제가 된다.

곡선에는 세 영역이 있다. capacitive/inductive 경계 아래에서는 브리지가 하드 스위칭한다: 허용되지 않는다. 경계와 f_r 사이에서는 inductive 이고 boost 하며, f_r 위에서는 inductive 이고 buck 한다. 경계는 Full load 곡선 기준으로 그렸다. No load 에서는 f_o 에 있고, 부하가 걸릴수록 위로 올라간다.




그림 12: 세 영역. Full load 곡선 기준으로 색칠했다. 쓸 수 있는 것은 inductive 두 영역뿐이다. 영역 구분은 ROHM TechWeb 을 따랐다.

어느 쪽에서 도는지는 파형 없이 차트만으로 읽을 수 있다. 요구 게인을 수평선으로 긋고, 현재 부하의 곡선과 만나는 점을 찾는다. 모든 곡선이 $f_n = 1$ 에서 $M = 1$ 을 지나므로 규칙은 이렇다.

- 요구 게인이 1 보다 크면 교차점은 $f_n = 1$ 의 왼쪽이다. 컨버터는 below 에서 boost 한다. 파형은 그림 11 의 첫 행이다.
- 요구 게인이 1 이면 교차점은 부하와 무관하게 f_r 다.
- 요구 게인이 1 보다 작으면 교차점은 $f_n = 1$ 의 오른쪽이다. 컨버터는 above 에서 buck 하고, 공진 반사인파가 잘린다.

따라서 어느 쪽인지는 부하가 아니라 입력 전압이 정한다. 요구 게인은 반사된 출력 전압을 탱크가 보는 입력으로 나눈 값이고, 부하는 수평선이 어느 곡선과 만나는지만 정한다. 입력이 높아지면 수평선이 내려가고 교차점은 오른쪽으로 간다. 부하가 관여하는 것은 다른 질문이다: 교차점이 아직 피크의 inductive 쪽에 있는가.

2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가

이 이름은 브리지가 보는 것을 가리킨다: 구동 사각파에 대한 탱크 전류의 위상이다. 낮은 주파수에서는 C_r 이 지배해 전류가 앞서고, 높은 주파수에서는 인덕턴스가 지배해 뒤쳐진다. 그 위상이 스위칭이 소프트인지 하드인지를 정한다.

Single-Stage PFC LLC 컨버터 설계




그림 13: 경계 양쪽. 위: 경계는 게인 피크보다 조금 위에 있다. 가운데: S_1 에 게이트가 들어오는 순간의 레그. 왼쪽은 탱크 전류가 이미 양이라 S_2 의 바디 다이오드로 흐르고 있고, S_1 이 도통 중인 다이오드 위에서 켜진다. 오른쪽은 음이라 데드타임 동안 중점을 올려놓았고, S_1 은 자기 바디 다이오드가 0 V 에서 도통하는 상태에서 켜진다. 아래: 브리지 전압, 탱크 전류, 켜지는 스위치의 드레인 전류. 같은 축척이다.

- **inductive:** 전류가 뒤쳐진다. 턴오프 때 전류가 아직 브리지 노드를 반대쪽 레일로 밀고 있다. 데드타임이 그 일을 하게 두면 다음 소자가 0 V 에서 켜진다. ZVS.

- **capacitive:** 전류가 앞선다. 이미 뒤집혀 있어서 노드를 반대로 민다. 다음 소자는 레일 전압을 다 받은 채 켜지고, 반대쪽 바디 다이오드는 낮은 임피던스로 강제 역회복된다. **하드 스위칭이고, 부품을 파손시키는 고장이다.** capacitive 영역은 설계가 한쪽에만 머물러야 하는 경계이고, 컨트롤러는 그래도 넘어갔을 때를 위한 보호를 갖고 있다.

2.8 다이오드가 한쪽에서만 역회복해야 하는 이유

레그 하나를 보자. 하이사이드 스위치, 로우사이드 스위치, 중점에 매달린 탱크. 어느 소자가 꺼지든 **탱크 전류는 멈추지 않는다.** 데드타임 동안 어느 소자가 그 전류를 흘리느냐가 전부를 정한다. 그림 13 의 가운데 행이 두 경우다. ON Semiconductor AN-4151 을 따랐다.

- **inductive.** 전류가 두 C_{oss} 를 통해 중점을 반대쪽 레일로 옮기고, 켜질 소자의 바디 다이오드가 이어받으며, 그 소자는 0 V 에서 게이트를 받는다. 채널이 넘겨받을 때 자기 바디 다이오드에는 역전압이 걸리지 않는다: **회복할 것이 없다.**
- **capacitive.** 전류가 이미 뒤집혀 있다. 방금 꺼진 소자의 바디 다이오드를 통해 중점을 왔던 레일에 붙들어 둔다. 켜질 소자는 레일 전압을 다 받은 채, 도통 중인 다이오드 위에서 게이트를 받는다.

그 다이오드는 저장 전하가 다 빠져나갈 때까지 막지 못하므로, 그동안 두 소자가 함께 도통하고 레일이 그 둘을 통해 Short 된다. 전류는 루프 인덕턴스만이 제한하는 스파이크이고, 레일 전압을 다 받은 채 켜지는 소자에서 열로 소모된다. 다이오드가 끊길 때는 루프 인덕턴스의 di/dt 가 소자 양단에 오버슈트로 나타난다.

1차 소자에 fast-recovery 바디 다이오드를 요구하는 이유가 이것이다(6.24 절). 폴브리지에서 그 다이오드는 정상 동작에서도 매 턴 온 직전에 도통한다. f_{Min} 을 f_o 위에 두는 이유, anti-capacitive 보호가 있는 이유도 같다.

2.9 두 경계는 같은 경계가 아니다

두 쌍의 용어는 모두 주파수 축 위의 위치를 가리키지만, 서로 다른 선이다.

	capacitive / inductive	below / above
경계	$\arg Z_{in} = 0$ 인 곳	f_r , 직렬 공진
움직이나?	그렇다 — 부하에 따라	아니다. L_r 과 C_r 이 고정한다
무엇을 정하나	1차의 ZVS 나 하드 스위칭이나	boost 나 buck 이나, 그리고 2차의 ZCS 여부
어느 쪽이 허용되나	inductive 만, 언제나	양쪽 다 정상 동작

표 1: 두 가지 분류, 두 개의 경계, 두 가지 결과.

capacitive 경계는 f_o 와 f_r 사이에 있고 **부하와 함께 올라간다:** No load 에서는 f_o , Full load 에서는 f_r 쪽으로 올라가 있다. Light load 에서 inductive 이던 주파수가 Overload 에서는 capacitive 일 수 있다.

경계는 게인 피크가 아니다. $\arg Z_{in} = 0$ 인 곳이고, 피크보다 조금 위다. 피크를 쓰면 위험한 쪽으로 낙관적인 판정이 된다. 이 설계의 두 주파수는 7.5 절에 있고, 판정은 6.5 절의 ZVS 검사에서 온다.

Single-Stage PFC LLC 컨버터 설계




그림 14: 경계는 부하와 함께 올라간다. 점선은 Q 를 바꿔 가며 그린 경계 자체다.

- **below 이면서 inductive:** 보통의 boost 영역이다.
- **below 이면서 capacitive:** 고장이다. f_r 아래로 가는 것이 위험한 게 아니라 경계 아래로 가는 것이 위험하다.
- **above:** 어느 부하에서도 inductive 다.

설계 규칙. f_{Min} 을 f_o 위에 둔다. 그것은 No load 경계일 뿐이라 필요조건이지 충분조건이 아니다. 진짜 검사는 6.5 절의 ZVS 스위칭이고, 부하를 걸고 라인 위상 전체에서 돌린다.

2.10 ZVS 와 ZCS 는 다른 것이다

둘 다 소자의 전압이나 전류가 0 일 때 스위칭한다. 적용되는 소자가 다르고, 보장되는 것은 하나뿐이다.




그림 15: 1차의 ZVS 와 2차의 ZCS: 소자도, 원리도, 조건도 다르다.

Single-Stage PFC LLC 컨버터 설계

- 1차 스위치의 ZVS는 inductive 동작이 조건이고, 그것은 f_r 양쪽에서 성립한다. 어디서나 필수이며, 여유는 6.5 절에 있다.
- 2차 정류기의 ZCS는 공진 전류가 스스로 0에 닿을 때 일어나고, 그것은 f_r 아래에서만 그렇다. f_r 위에서는 정류기가 도통 중에 끊기고 역회복이 다시 생긴다.

입력이 f_r 을 넘나드는 컨버터는 양쪽을 다 검사해야 한다. f_r 위에서 도는 동안에는 정류기의 바디 다이오드와 SR 데드타임이 문제가 된다.

2.11 ZVS 가 실제로 일어나게 데드타임을 잡는 법

ZVS 는 전하 문제다. 데드타임 동안 자화 전류가 브리지 노드를 반대쪽 레일까지 흔들 만큼의 전하를 옮겨야 한다. 설계 변수는 브리지가 바뀐 뒤 탱크 전류가 0에 닿기까지 걸리는 시간 T_{ZC} 이고, 그것이 데드타임보다 길어야 한다.

식 5

$$T_{ZC} > t_D$$




그림 16: 데드타임 동안 브리지 노드를 방전시키는 것은 자화 전류다. 조건은 둘이다: 게이트가 떨어질 때 전류가 아직 흐르고 있어야 하고($T_{ZC} > t_D$), 스윙이 데드타임 안에 끝나야 한다.

$C_{o(tr)}$ (즉 Q_{oss})를 쓸 것. 카탈로그의 대표 C_{oss} 가 아니다. 데이터시트의 세 값은 3 ~ 5 배 다르고, ZVS 는 전하 문제다.

2.12 플라이백이 아니다, 그래서 코어가 달라진다

Single-Stage PFC LLC 컨버터 설계

플라이백 설계 습관은 여기서 맞지 않는다. 그중 둘은 잘못하면 비용이 든다. 보내는 에너지를 저장하지 않는 컨버터에서 왜 코어 면적이 문제가 되는가, 그리고 왜 포화 시험 전류가 권선 피크 전류와 전혀 다른가. 둘 다 두 권선이 언제 도통하느냐에서 나온다.

플라이백에서는 두 권선이 같이 도통하지 않으므로 매 순간 권선 전류 전부가 자화 전류다. 전달되는 에너지는 전부 먼저 코어에 저장됐던 것이고, 자속은 전류를 따라가며, A_e 는 피크 전류에서 정한다.

LLC에서는 두 권선이 같이 도통한다. 암페어턴이 서로 상쇄되고, 그 차이만 코어를 자화시킨다.

식 6

$$N_p i_p - N_s i_s = N_p i_\mu$$

부하 전류는 트랜스포머 작용으로 통과할 뿐 코어에 들어가지 않는다. 코어가 갖는 것은 자화 에너지 $\frac{1}{2} L_m i_\mu^2$ 이고, 이것은 부산물이 아니다. i_μ 가 데드타임 동안 브리지 노드를 흔드는 전류다. 갭은 L_m 을 맞추려고 있는 것이지 부하 에너지를 저장하려고 있는 것이 아니다.




그림 17: 왼쪽: 스위치와 정류기가 같이 켜지는 일이 없으므로 도통하는 권선이 자화 전류 전부를 흘리고 자속은 그것을 따라 오른다. 오른쪽: 둘이 동시에 도통하고 $i_\mu = i_p - i_s$ 만 코어를 자화시킨다. i_s 는 1차로 환산했다. 맨 아래 행: 점선은 각 권선이 혼자 만들 자속, 실선은 그 합, 색칠한 때는 2차가 들어 낸 것.

Single-Stage PFC LLC 컨버터 설계

순서대로 만들어 보면, 그림 18 은 두 컨버터의 한 주기를 구간별로 따라간다: 어느 권선이 도통하고, 그 권선에 어떤 전압이 걸리며, 그래서 자속이 어느 쪽으로 움직이고 무엇이 그것을 멈추는가.




그림 18: 자속을 단계별로 만든 것. 왼쪽은 불연속 도통의 플라이백, 오른쪽은 below 의 LLC 로, 8구간 모델에 이 설계의 전류를 넣어 그렸다. 맨 아래 행이 핵심이다: 플라이백의 자속은 권선 전류를 따라가고 스위치가 꺼지는 곳에서 피크가 되지만, LLC 의 자속은 $V_{out}/(N_s A_e)$ 의 기울기로 정확히 $T_r/2$ 동안 오르다가 정류기가 끊기는 순간 멈춘다.

- **플라이백 1.** 스위치가 켜진다. 1차에 V_{in} 이 걸리고 i_p 가 V_{in}/L_p 로 올라간다. 다른 권선은 도통하지 않으므로 암페어턴 전부가 코어를 자화시킨다: B 는 $V_{in}/(N_p A_e)$ 로 오른다. 에너지는 갭에 쌓인다.
- **플라이백 2.** 스위치가 꺼진다. 자속은 뭘 수 없으므로 암페어턴이 그 순간 2차로 넘어간다: $N_s i_s = N_p i_{p,pk}$. 정류기가 도통하고 2차에 V_{out} 이 걸리며, 갭의 에너지가 출력으로 빠져나가는 동안 B 는 $V_{out}/(N_s A_e)$ 로 내려간다.
- **플라이백 3.** 2차 전류가 0 에 닿는다. 두 권선 다 꺼져 있고 자속은 다음 주기까지 0 근처에 머문다. 피크 자속은 스위치가 꺼지는 순간 $i_{p,pk}$ 가 정했고, 그 값은 부하와 입력이 요구한 만큼이다.
- **LLC 1.** 브리지 스위치 하나가 켜진다. 반사 전압이 V_{out} 을 넘는 순간 정류기가 도통하므로 2차는 V_{out} 에 클램프되고 자화 브랜치에는 $n V_{out}$ 이 걸린다. 부하 전류는 두 권선에 동시에 흐르고 그 암페어턴은 상쇄되며, i_μ 만 올라간다: B 는 $V_{out}/(N_s A_e)$ 로 오른다.
- **LLC 2.** 공진 반주기가 끝난다: i_s 가 0 에 닿고 정류기가 꺼지며 클램프가 사라진다. L_m 이 C_r 과의 공진에 들어오고, i_μ 는 거의 평평하며, B 는 피크에 머문다. 그 피크는 V_{out} 과 $T_r/2$ 만이 정했다.
- **LLC 3.** 데드타임. i_μ 가 브리지 노드를 반대쪽 레일로 옮긴다. 자속은 거의 움직이지 않는다.
- **LLC 4.** 반대쪽 스위치가 켜지고 반대쪽 정류기가 2차를 $-V_{out}$ 에 클램프한다. B 는 같은 기울기로 $-B_{pk}$ 까지 내려간다.

플라이백	LLC
자속을 정하는 권선	클램프된 2차; B 는 그 볼트-초를 따라간다
도통하는 쪽; B 는 그 전류를 따라간다	

Single-Stage PFC LLC 컨버터 설계

	플라이백	LLC
피크 자속이 달린 것	$i_{p,pk}$: 부하, 입력 전압, 도통 모드	V_{out}, T_r, N_s 뿐
부하에 대한 자속	부하와 함께 오른다	움직이지 않는다
스위칭 주파수에 대한 자속	주파수가 오르면 내려간다(온 시간이 짧아지므로)	below 에서는 일정, above 에서는 내려간다
갭이 하는 일	부하 에너지를 저장한다; 갭과 A_e 가 함께 전력을 정한다	L_m , 곧 자화 전류와 ZVS 를 정한다; 자화 에너지만 담는다
코어를 위협하는 것	Overload, 과전류	출력 과전압
코어를 지키는 보호	전류 제한	출력 OVP; 전류 제한은 지키지 못한다
포화 시험 전류	권선 피크 전류에 여유를 더한 것	$i_{\mu,pk}$ 를 OVP 상한으로 환산한 것; 권선 피크보다 훨씬 작다
A_e 를 정하는 것	피크 전류와 L_p : 에너지	f_r 에서의 출력 볼트-초: 패러데이

표 2: 같은 코어 둘, 나란히 비교.

"LLC 트랜스포머는 에너지를 저장하지 않는다" 는 흔히 하는 말이다. 자화 에너지를 주기마다 두 번 저장한다. 저장하지 않는 것은 부하 에너지다.

그래도 A_e 가 문제가 되는 것은 패러데이 법칙이 에너지 저장 여부를 묻지 않기 때문이다.

식 7

$$B(t) = \frac{1}{NA_e} \int v dt$$

v 는 권선 전압, N 은 턴수, A_e 는 코어 면적이다. **다른 것은 계산의 입력뿐이다.** 플라이백의 볼트-초는 입력 전압 곱하기 온 시간이다. LLC 에서는 도통하는 2차가 권선을 공진 반주기 동안 출력에 클램프하므로 자속은 **출력 전압만으로** 정해진다(6.11 절).

세 가지 결과가 따라온다.

- **자속은 부하와 함께 오르지 않는다.** 부하가 늘면 i_s 와 i_p 의 반사 성분이 같이 오르고, 그 차이 i_μ 는 움직이지 않는다. Overload 가 위협하는 것은 동선과 반도체이지 코어가 아니다.
- **자속은 출력 전압과 함께 오른다.** 설계가 고려할 상한은 공칭 출력이 아니라 과전압 threshold 다.
- **자속은 스위칭 주파수와 함께 내려가지 않는다** — below 에서는, f_{sw} 가 무엇이든 정류기가 권선을 $T_r/2$ 동안 클램프하므로, 자속 식에 f_r 이 나온다.

설계할 때 염두에 둘 것.

- A_e 는 전류가 아니라 볼트-초로 정한다. 입력은 V_{out}, N_s, f_r 이고(6.11 절), 권선 전류는 들어가지 않는다.
- **여유를 준다고 갭을 더 두지 말 것.** 플라이백에서는 갭이 크면 저장 에너지가 는다. 여기서는 갭이 크면 L_m 이 작아진다: 자화 전류와 순환 손실이 늘고 λ 가 달라지며, 자속은 전혀 변하지 않는다. 갭은 L_m 이 정하고 L_{open} 으로 확인하며, 자속 여유는 OVP 상한이 정하고 DC overlap 시험으로 확인한다.

- 전류 제한은 코어를 지키지 못한다. OCP 는 동선과 반도체를 지킨다. 자속을 제한하는 것은 출력 OVP 이므로 포화 사양은 OVP threshold 에서 나온다(6.19 절).
- 시험 전류는 L_μ 를 따라가고, 자속은 따라가지 않는다. 갭이 작으면 L_μ 가 오르고 같은 자속에서 $i_{\mu, pk}$ 가 내려간다. 갭이 바뀌면 I_{eq} 를 실제 L_μ 로 다시 계산한다. 이전 값을 가져다 쓰지 않는다.
- B_{pk} 가 고정이므로 코어 손실은 주파수를 따라간다. below 에서는 라인 사이클의 어느 점에서나 자속이 같고, 그 자속에서의 주기당 손실은 f_{sw} 와 함께 오른다: 최악 코어 손실은 주파수 스윙의 위쪽 끝, 최악 자속은 아래쪽 끝이다.
- 가장 비싼 플라이백 습관은 탱크 피크 전류에서 포화하지 말라고 벤더에 요구하는 것이다. 컨버터가 만들 수 없는 자속을 위해 필요한 것의 두 배가 훨씬 넘는 코어를 요구하는 셈이다.

DC overlap 시험은 2차를 열어 놓고 하므로 상쇄가 없다: 시험 전류 전부가 자화 전류다. 6.19 절에서 숫자로 확인한다.

2.13 LLC 는 보통 어떻게 설계하나

표준 순서다. 6 절이 이 순서를 따르되 두 곳에서 벗어난다.

- 1 권선비. 공칭 입력에서 $M = 1$ 근처, 순환 전류가 가장 작은 곳에서 돌도록.
- 2 게인 범위 $M_{min} \cdots M_{max}$. 입력 범위와 출력 허용 오차에서.
- 3 1차로 환산한 부하 저항 R_{ac} .
- 4 m (또는 λ) 과 Q 를 함께 피크 게인 차트에서. m 마다 Q 에 대한 도달 가능 피크 게인 곡선이 있고, 설계는 그 아래에 여유를 두고 있어야 한다. m 이 크면 순환 전류가 작고 피크 게인도 작다.
- 5 부품값. Q 와 R_{ac} 에서 Z_0 , Z_0 와 f_r 에서 C_r 과 L_r , m 에서 L_m .
- 6 검증. 최악 코어의 게인 여유, 최악점의 ZVS, 실제 부품에 대한 전류와 자속.




그림 19: STEP 4: 피크 게인은 m 과 Q 둘 다에 달렸으므로, 요구 게인과 Q 를 정하면 쓸 수 있는 m 은 딱 하나로 좁혀진다.

2.14 역률 보정이란 무엇인가

Single-Stage PFC LLC 컨버터 설계

커패시터 부하가 걸린 브리지 정류기는 버스를 상용전원 피크 근처에 붙들어 두므로, 다이오드는 상용전원이 커패시터 전압보다 높은 짧은 창에서만 도통한다. 한 주기의 전하 전부가 그 창으로 들어온다.




그림 20: 커패시터 입력 정류기: v_c 는 피크 근처에 머물고, 다이오드는 좁은 창에서만 도통하며, 그 안의 전류는 높다.

피크 전류는 같은 전력의 저항이 풀 전류의 몇 배이고, 그렇게 좁은 펄스열은 대부분 고조파다.

2.15 역률, 그리고 왜 distortion 과 같지 않은가

역률은 유효 전력과 피상 전력의 비다.

식 8

$$PF = \frac{P}{V_{rms} I_{rms}} = \cos \varphi_1 \times \frac{I_{1,rms}}{I_{rms}}$$

P 는 평균 전력, $I_{1,rms}$ 는 기본파만의 실효값, φ_1 은 전압에 대한 기본파의 위상이다. **변위**(위상)는 모터 부하에서 나빠지고, **distortion**(실효값 중 고조파의 몫)은 정류기 부하에서 나빠진다. 위의 전류는 위상은 거의 맞는데도 0.6 정도밖에 안 된다.

THD 는 기본파에 대한 고조파의 비다.

식 9

$$THD = \frac{\sqrt{I_{rms}^2 - I_{1,rms}^2}}{I_{1,rms}}, \quad \frac{I_{1,rms}}{I_{rms}} = \frac{1}{\sqrt{1 + THD^2}}$$

Single-Stage PFC LLC 컨버터 설계

PF 가 0.99 를 넘어도 IEC 61000-3-2 를 통과하지 못할 수 있다. 이 규격은 개별 고조파를 A 단위로 제한한다. Class D 는 600 W 까지의 정류기 부하에 적용되고, 그 위는 Class A 의 절대 한도다. 등급부터 정할 것.

2.16 PFC 회로는 어떻게 동작하나

입력 전류가 입력 전압을 따라가게 하면 컨버터는 상용전원에 저항으로 보인다. 표준 구현은 브리지 뒤의 boost 컨버터이고, 한 스위칭 주기 안에서는 상용전원이 일정하다고 볼 만큼 빠르게 스위칭한다.




그림 21: boost PFC: 스위치가 켜진 동안 인덕터가 라인에서 충전되고, 꺼진 동안 라인과 직렬로 버스에 전달한다.

- **왜 boost 인가.** 영교차 근처에서는 무한한 비로 boost 해야 하는데 boost 만 그럴 수 있고, 입력 전류가 연속이라 파형을 만들 수 있다.
- **안쪽 루프**는 인덕터 전류를 빠르게 조절한다.
- **바깥 루프**는 버스 전압을 조절하고 $2f_l$ 보다 느리게 만든다. 빠른 전압 루프는 버스 리플에 반응해 PFC 가 만들려는 전류 파형을 망가뜨린다.
- **multiplier** 가 둘을 잇는다: 모양은 상용전원에서, 크기는 출력에서.




그림 22: 연속 도통에서의 결과: 인덕터 전류에 스위칭 리플이 실리고, 그 평균이 입력 전압을 따라간다.

전류가 전압을 따라간다는 것은 입력 전력이 $\sin^2 \theta$ 를 따라간다는 뜻이다: 주기마다 두 번 0, 피크에서 평균의 두 배. 부하는 일정한 전력을 요구하므로 무언가가 그 차이를 저장해야 한다.

2.17 왜 보통 두 단인가

Single-Stage PFC LLC 컨버터 설계




그림 23: 2-stage 구성과 각 노드의 파형. 라인 주파수 2배의 리플을 흡수하는 버퍼는 두 단 사이 400 V 에 있다. DC 노드의 리플은 과장했다.

버퍼 커패시터는 두 가지 일을 한다.

- 맥동하는 입력 전력과 일정한 출력 전력의 차이를 버퍼한다.
- LLC 를 상용전원 파형에서 떼어 놓는다. 탱크는 거의 일정한 입력을 보고 좁은 게인 범위만 덮으면 된다.

boost 단을 없애면 둘 다 없어진다. 버퍼는 다른 곳에서 해야 하고, 탱크는 1초에 백 번 0 으로 떨어지는 정류 사인파에서 동작해야 한다.

3 왜 single-stage 인가, 그 대가는 무엇인가

앞 절의 순서 중 두 단계는 여기서 쓸 수 없다. 입력이 반사인파를 따라 움직이므로 공칭점이 없고, 탱크 하나로 게인 범위를 덮지 못하므로 브리지 자체가 바뀐다(4.1 절과 5 절).

3.1 역률 1 에서 고르지 않게 들어오는 에너지

역률 1 에서 순시 입력 전력은 라인 주파수의 2배로 0 과 평균의 2배 사이를 오가는 사인 제곱이다.

식 10

$$p_{in}(t) = V_{ac} I_{ac} [1 - \cos(2\omega t)]$$

V_{ac} 와 I_{ac} 는 상용전원 전압과 전류의 실효값이다. 부하는 일정한 전력을 요구하므로, 토폴로지가 무엇이든 그 차이를 저장했다가 몇 ms 뒤에 되돌려 줘야 한다.

그림 24 의 패널 2 가 그것이다. $\sin^2$ 곡선과 평평한 부하 사이의 두 색칠 면적은 같고, 어딘가의 커패시터가 그것을 흡수했다가 되돌려 줘야 한다.

3.2 버퍼를 400 V 에서 출력으로 옮기기

2-stage 에서는 버퍼가 400 V 버스 커패시터다. 여기는 버스가 없으므로 버퍼가 출력으로 간다. **에너지(J)는 그대로이고 그것이 실리는 전압만 바뀌는데**, 커패시터가 되돌려 주는 에너지는 시작 전압과 부하가 받아 주는 최저 전압 사이의 것뿐이다.

식 11

$$E = \frac{1}{2} C (V^2 - V_{min}^2)$$

hold-up 을 계산해 보면 그 대가가 보인다. 두 구조 모두 같은 T_{hold} 동안 같은 에너지를 저장해야 한다. 320 V 까지 내려가도 되는 400 V 버스에서는 차이가 $400^2 - 320^2$ 이고, 수십 V 출력에서는 $V_{out}^2 - V_{o,min}^2$ 으로 수백 배 작으므로 커패시턴스가 그만큼 커진다. 이것부터 정할 것: 케이스에 뱅크가 안 들어가면 출력 전압을 바꿔야 한다. 7.11 절이 이 설계의 뱅크를 정하는데, 거기서는 hold-up 이 아니라 리플이 결정한다.

맞바꾸는 것. 없어지는 것: 스위치, 인덕터, 다이오드, 400 V 전해 커패시터와 그 손실. 새로 생기는 것: 아주 큰 저전압 커패시터 뱅크, 출력의 2f_r 리플, 훨씬 넓은 범위를 덮어야 하는 탱크. 좋은 trade-off 인지는 부하가 출력 리플을 얼마나 받아 주느냐에 달렸다.

3.3 부하가 견뎌야 하는 것

출력에 2f_r 리플이 그대로 실린다. 루프가 아니라 뱅크와 부하가 정하는 값이고, 루프로 없앨 수 없다: 없애려 들면 그 distortion 이 입력 전류로 옮겨 간다(6.28 절). **허용 리플은 부하가 정하는 값**이고 사양에 있어야 한다. 이 설계는 피크-피크 몇 % 를 허용한다.

4 동작 원리

4.1 게인은 제어 변수가 아니라 경계 조건이다

2-stage LLC 에서는 컨트롤러가 게인을 지령한다. 여기서는 그럴 수 없다. **두 포트가 모두 전압원**이기 때문이다: 출력은 mF 급 커패시터이고 입력은 정류된 상용전원이다. 순시 게인은 외부에서 정해진다.

식 12

$$M(\theta) = \frac{n V_{o, eff}}{V_{drive}(\theta)} = \frac{2 n V_{o, eff}}{\sqrt{2} V_{ac, eq} \sin \theta}$$

θ 는 라인 위상, V_{drive} 는 브리지가 탱크에 거는 진폭이다: 풀브리지에서는 정류된 상용전원, 하프브리지에서는 그 절반. 두 전압 모두 바깥에서 고정되므로 그 비는 순간마다 정해져 있다.

따라서 주파수를 옮기면 움직이는 것은 **Q**, 즉 전력이다. **주파수는 전압 지령이 아니라 전력 지령이다.**

4.2 서로 상쇄하는 두 발산

영교차 근처에서 요구 게인은 $1/\sin \theta$ 로 한없이 오른다. 컨버터가 견디는 이유는 같은 순간 부하가 사라지기 때문이다.

식 13

$$Q(\theta) = Q_{pk} \sin^2 \theta$$

그리고 No load LLC 는 f_o 에서 무한한 게인을 갖는다. 두 무한대가 상쇄하고, 상용전원이 0 으로 가는 동안 동작점은 f_o 쪽으로 내려간다(7.7 절). f_o 가 설계 전체의 주파수 하한이다. 오실레이터 클램프가 그 아래에 있으면 하드웨어가 파손된다.

4.3 주파수 변조가 곧 역률 보정이다

그림 24 에서 라인 반주기 하나를 따라 제어 법칙을 따라간다. 앞의 세 단계는 두 전압원이 강제하는 것이고, 컨트롤러가 하는 일은 넷째뿐이다.




그림 24: 라인 반주기에 걸쳐 역률이 보정되는 과정. 1 역률 1: 전류가 정류된 상용전원과 같은 모양이다. 2 끌어오는 전력은 $\sin^2$ 이고 부하는 일정한 P_{out} 을 가져간다. 색깔한 면적이 뱅크가 버퍼하는 몫이다. 3 탱크는 게인과 부하를 받고, 둘 다 영교차에서 발산한다. 4 스위칭 주파수가 유일한 자유 변수이고, 이 프로파일이 1~3 을 만족시킨다. 정규화된 그림이고, 숫자는 7.7 절에 있다.

Single-Stage PFC LLC 컨버터 설계

벌크 커패시터가 없으므로 탱크는 정류된 상용전원을 그대로 본다. 역률 1 은 순시 전력을 $2 P_{in} \sin^2 \theta$ 로 고정하고, 그것이 매 순간 게인(식 12)과 부하(식 13)를 함께 고정한다. 컨트롤러가 손댈 수 있는 변수는 하나뿐이다. 전류 루프도, 정류 기준파에 대한 multiplier 도 없다: **주파수 프로파일 $f_{sw}(\theta)$ 가 곧 역률 보정이다.**

라인 위상	$\sin \theta$	순시 전력 p/P_{in}	요구 게인 M_{req}/M_{pk}	부하 Q/Q_{pk}
$\theta = 90^\circ$, 피크	1.000	2.000	1.000	1.000
$\theta = 60^\circ$	0.866	1.500	1.155	0.750
$\theta = 45^\circ$	0.707	1.000	1.414	0.500
$\theta = 30^\circ$	0.500	0.500	2.000	0.250
$\theta = 10^\circ$	0.174	0.060	5.759	0.030
$\theta \rightarrow 0$	0	0	∞	0

표 3: 반주기의 여섯 순간. 그림 24 과 같이 정규화했다. 삼각함수뿐이고 부품값은 하나도 안 들어간다.

마지막 두 행에서 게인 요구는 발산하지만, 그것을 맞출 능력도 같이 발산한다: No load 탱크는 f_o 에서 무한한 게인을 갖는다. 주파수는 f_o 쪽으로 내려가고 전류는 전압과 함께 0 으로 간다.

컨트롤러에는 시간 척도가 다른 신호가 둘 있다.

- **FB 는 양을 정한다.** error amp 출력을 옵토커플러로 받아 입력 전력을 지령한다(4.6 절). 그 뒤의 루프는 라인 주파수보다 훨씬 아래에서 교차하므로 한 반주기 안에서는 상수다: 패널 4 프로파일의 높이.
- **HVSU 는 주기의 어느 위치인지를 알린다.** 기동 핀이 입력 전압 sensing 도 겸하므로 컨트롤러는 분압기 없이 순시 정류 전압을 안다. 이것이 빠른 신호, 프로파일의 모양이다.
- **내부의 PFC·THD 블록이 둘을 합쳐 오실레이터를 움직이는 유일한 전류 I_{EA} 를 만든다(식 59).**

초안 데이터시트는 그 블록 안의 법칙을 공개하지 않는다. 그래서 이 문서는 전류가 전압을 따라가려면 나와야만 하는 프로파일을 탱크에서 계산한다. 첫 보드에서 $f_{sw}(\theta)$ 를 재는 것이 이 블록을 규명하는 방법이다.

영교차 dead band. $\theta = 0$ 바로 근처에서 프로파일은 f_{Min} 아래의 주파수를 요구하고, 컨버터는 상용전원 전압이 다시 올라올 때까지 전류를 끌지 않는다. 이것은 구조에 내재한 것이고 3차 고조파 distortion 으로 나타난다. 다른 THD 원인은 전압 루프다(6.26 절).

4.4 근 탐색 없이 프로파일 풀기

프로파일에 수치 근 탐색은 필요 없다. $M_{req} = M_{pk}/\sin \theta$, $Q = Q_{pk}\sin^2 \theta$, $x = 1/f_n^2$ 으로 두면 게인 식은 x 의 3차식이다.

식 14

$$\lambda^2 x^3 + (q - 2\lambda(1 + \lambda))x^2 + ((1 + \lambda)^2 - 2q - \frac{u}{M_{pk}^2})x + q = 0, \quad u = \sin^2 \theta, \quad q = Q_{pk}^2 u^2$$

근 하나는 음수다(3차식은 $x = 0$ 에서 $+q$ 이고 $-\infty$ 로 떨어진다). 나머지 둘은 같은 곡선의 capacitive 교차와 inductive 교차이고, inductive 쪽이 **가운데** 근이다. 주파수가 오르면 x 가 내려가기 때문이다. Cardano 의 삼각함수 형에서는

Single-Stage PFC LLC 컨버터 설계

언제나 $k = 1$ 인 근이다. 양의 근이 없으면 수치 실패가 아니라 4.10 절의 해 없음이다. 격자 탐색을 하려면 f_n 의 상한도 필요한데, 모핑 코너 대신 AC 최대 전압에서 잡은 상한은 실제 동작점을 놓친다.

4.5 single-stage 컨버터의 게인 차트 읽는 법

그림 5 의 차트가 표준 그림이다: 곡선군 하나, 요구 게인 선 하나, 교차점 하나. single-stage 컨버터는 같은 방식으로 그리되 **다르게 읽는다**. 그림 25 에 둘을 나란히 놓았다.




그림 25: 보통의 차트와 single-stage 차트: 같은 축, 같은 식, 읽는 법은 다르다. 왼쪽은 곡선군의 매개변수가 부하이고 컨버터는 교차점 하나에 있다. 오른쪽은 곡선군의 매개변수가 라인 위상이고, 곡선마다 같은 색의 요구 게인 선이 있으며, 컨버터는 라인 주기마다 두 번 이 곡선군을 오간다. 오른쪽 패널은 M_{pk} 로 정규화했으므로 어느 입력 전압에도 적용된다.

여섯 가지가 다르다.

- 곡선군의 매개변수는 부하가 아니라 라인 위상이다. 부하는 Full load 로 고정이고 곡선은 $\theta = 90^\circ, 60^\circ, 45^\circ \dots$ 다. $Q = Q_{pk} \sin^2 \theta$ 가 상용전원과 함께 내려가기 때문이다.
- 동작점이 1초에 100 또는 120 번 움직인다. 검사할 점 하나가 없다. 설계는 경로를 따라 검사한다.
- 요구 게인 선이 여러 개다. $M_{req}(\theta) = M_{pk}/\sin \theta$, 위상마다 선 하나, 영교차 쪽으로 한없이 오른다. 각 곡선은 자기 선과만 비교한다.
- 선이 오를수록 곡선도 높아진다. $\sin \theta$ 가 반이 되면 요구는 두 배가 되지만 Q 는 1/4 이 되어 곡선은 두 배보다 훨씬 높아진다. 여유는 영교차 쪽으로 갈수록 커진다.
- 피크의 궤적 M_z 를 그린다. 2.9 절의 capacitive 경계이고, 모든 교차점은 그 오른쪽에 있어야 한다. 위상마다 넘어서 하므로 곡선 하나로 그린다.
- $M_\infty = 1/(1+\lambda)$ 이 차트에 있다. 보통의 LLC 는 그렇게 작은 게인이 필요 없지만, 높은 입력 전압의 single-stage 컨버터는 필요하다. 이 선 아래에는 어느 주파수에도 해가 없고 버스트 모드가 넘겨받는다(4.10 절).

이 차트에서 흔히 하는 실수: 가장 높은 곡선을 가장 낮은 선과 비교하는 것. 그런 동작점은 없다. θ 가 곡선과 선을 함께 정하므로 같은 색끼리 비교해야 뜻이 있다. 이 문서가 여러 입력 전압을 한 그림에 겹쳐 그리지 않는 이유도 같다: 라인 피크에서는 어느 조건이나 여유 있어 보인다.

최저 등가 입력에서 차트가 답하는 질문은 "탱크가 그 게인을 내면서 inductive 로 남는가" 이다. 최고 등가 입력에서는 "주파수가 얼마나 올라가고, Light load 에 해가 있는가" 이다. 그래서 7.6 절은 여섯 입력 전압 전부에서 그린다.

4.6 피드백 핀은 전력 지령이다

버스트 모드 식과 블록도의 multiplier 를 합치면 피드백 전압의 의미가 나온다.

식 15

$$V_{FB} = V_{os} + \frac{2K_{HV}}{K_M K_{FF}} R_{CS} P_{in} = 0.5 \text{ V} + 0.167 \frac{\text{V}}{\Omega \cdot \text{W}} R_{CS} P_{in}$$

V_{os} 는 전력 지령이 없을 때 핀이 머무는 0.5 V 이고, K_{HV} , K_M , K_{FF} 는 블록도의 입력 전압 sensing, multiplier, 피드포워드 게인이다. 피드백 폭 2.8 V 에서 $2.8/0.167 = 16.8 \Omega \cdot \text{W}$, 데이터시트의 최대 전력 규척이 나온다. **최대 전력, 버스트 진입, Overload 검출이 전부 R_{CS} 하나로 정해진다.** 오토커플러 루프는 입력 전력을 지령하고, 내부 루프가 그것을 라인 주기에 걸쳐 $\sin^2 \theta$ 로 나눠 준다.

전류 sense 핀에 필터도 직렬 저항도 허용되지 않는 이유가 이것이다: 전력 법칙과 과전류 threshold 가 같은 핀을 읽는다.

4.7 이 컨버터는 공진의 어느 쪽에서 도는가

single-stage 컨버터는 한쪽을 고르지 않는다. 등가 입력이 반사인파를 따르고, 요구 게인이 그것을 따르며, 동작점은 한 라인 주기 안에서 f_r 을 넘었다가 돌아온다. 어느 쪽에서 얼마나 머무는지는 상용전원 전압에 달렸다. 7.7 절이 여섯 입력 전압에서의 프로파일을 보인다.

양쪽 다 설계해야 한다. boost 쪽이 게인 요구와 ZVS 여유를 정한다. buck 쪽이 최고 주파수를 정하고 2차가 ZCS 를 잃으므로, 정류기의 바디 다이오드와 SR 데드타임이 여기서 문제가 된다.

4.8 λ 가 0.5 근처여야 하는 이유

고전적인 LLC 는 $m = L_p/L_r$ 을 5 ~ 10, 즉 λ 를 0.11 ~ 0.25 로 쓴다. single-stage 컨버터는 영교차 근처에서 아주 높은 게인이 필요한데, 피크 게인은 λ 가 작아질수록 떨어진다. ST 의 평가 보드는 $\lambda = 0.500$ 으로 두고 이 설계도 그 근처로 나온다(7.4 절): 값은 토폴로지가 정한다.

대가는 순환 전류다. 작은 L_m 은 큰 자화 전류이고, 그 도통 손실은 부하와 무관하다. **single-stage PFC LLC 는 2-stage LLC 보다 효율이 낮다. 구조상 그렇다.**

4.9 $f_{sw,max}$ 는 탱크를 검사하지 않는다 — 탱크를 계산한다

λ 후보 넷 중 둘은 사양의 최대 스위칭 주파수를 분모에 갖는다.

식 16

$$\lambda_2 = \frac{\lambda_1}{1 - \left(\frac{f_r}{f_{sw, max}}\right)^2} \quad \lambda_{TD} = \frac{\lambda_1}{1 - \frac{\pi^2}{8} \left(\frac{f_r}{f_{sw, max}}\right)^2}$$

λ_1 은 단순한 최소 게인 조건이다. λ_2 와 λ_{TD} 는 주파수 상한을 반영한다: 탱크는 주파수 상한에 닿기 전에 최저 요구 게인에 달아야 한다. 흔히 쓰는 $f_{sw, max} = 1.5 f_r$ 이면 제공비가 0.44 라 $f_{sw, max}$ 에 적어 넣은 값이 요구 λ 를 대략 두 배로 만든다. f_r 근처로 잡으면 요구 λ 는 무한대로 간다.

흔한 $1.5 \times f_r$ 은 한계가 아니라 **선택**이고, 탱크 계산의 앞단에 있다: 거기에 적은 어림수가 L_m 을 바꾼다.

오실레이터 상한 f_{Max} 는 다르다. 그것은 R_T , C_T , idle 시간이 고정하는 진짜 한계이고, 사후에 k_{ceil} 로 검사한다(7.3 절). 하나는 탱크를 정하고, 다른 하나는 오실레이터가 그 탱크를 감당하는지 보고한다.

4.10 λ 의 반대쪽 한계, 그리고 해가 없는 경우

λ 의 상한은 최고 등가 입력·No load 에서의 최저 요구 게인에서 온다. No load 게인은 한없이 떨어지지 않는다. 주파수를 올려도 점근선까지만 내려간다.

식 17

$$M_\infty = \lim_{f \rightarrow \infty} M_{no\ load} = \frac{1}{1 + \lambda}$$

요구 최소 게인이 M_∞ 아래이면 어느 주파수도 만족시키지 못한다. 그 주파수를 푸는 스프레드시트는 오류를 내고, 그 오류는 깨진 수식처럼 보인다. 아니다: 질문에 답이 없는 것이다. 탱크가 점근선 위인지 아래인지는 1 % 차이이고, Full load 검사로는 보이지 않는다. 7.4 절이 이 설계의 결과를 보고한다.

해가 없는 것이 실패는 아니다: 높은 입력 전압의 No load 는 **버스트 모드**의 몫이다. 하지만 어느 후보 권선비가 No load 에서 주파수만으로 조절할 수 있는지를 이것이 판별하고, Full load 숫자로는 보이지 않는다.

5 Topology morphing

공진 탱크의 쓸 만한 게인 범위는 Full load 에서 대략 1.5:1 이다. 유니버설 상용전원은 2.93:1 을 요구한다. 탱크 하나로는 ZVS 를 지키며 그것을 덮지 못하므로, L6790A 는 브리지를 바꾼다.

상용전원 피크가 235 V 아래이면 **풀브리지**로 돌고, 탱크를 레일의 두 배로 구동한다. 245 V_{pk} 위에서는 **하프브리지**다. 그래서 탱크가 보는 것은 등가 173.2 ~ 332.3 Vac, 1.92:1 이고, 탱크 하나로 덮을 수 있다.




그림 26: 모핑이 2.93:1의 상용전원 범위를 탱크에서 1.92:1로 줄인다. 최악 코너는 상용전원 범위의 양 끝이 아니라 모핑 경계다.

5.1 풀브리지

대각선 쌍이 함께 도통하므로 구동은 진폭 V_{in} , 기본파 $(4/\pi) V_{in}$ 의 사각파다. 네 소자가 모두 스위칭한다.




그림 27: 풀브리지: 반주기마다의 도통 경로와 그 결과인 탱크 구동.

5.2 하프브리지

LOUT2가 high로 고정된다: S3는 켜지지 않고 S4는 꺼지지 않으므로 브리지 출력은 0과 V_{in} 사이를 오간다. C_r 이 DC 성분 $V_{in}/2$ 를 막고, 탱크는 $\pm V_{in}/2$, 기본파 $(2/\pi) V_{in}$ 을 본다. 추가 하드웨어는 없다.

Single-Stage PFC LLC 컨버터 설계




그림 28: 하프브리지: 레그 2 가 스위칭을 멈추고, C_r 이 비대칭 구동이 만드는 DC 를 없앤다.

고정된 소자가 가장 뜨겁다. S4 는 스위칭하지 않지만 탱크 전류 전부를 계속 흘리고, 이 설계에서는 단일 손실 항목 중 가장 크다(7.12 절).

5.3 컨트롤러는 무엇을 하나

모드 사이에 바뀌는 게이트 신호는 하나뿐이다. threshold 는 IC 안에 고정돼 있다. R_{CFG} 는 모핑을 켜고 브라운아웃 threshold 를 정할 뿐이다.




그림 29: 두 모드에서의 브리지 구동 신호 넷. LOUT2 를 high 로 붙드는 것이 메커니즘의 전부다.

5.4 히스테리시스 띠와 실제 동작 범위

Single-Stage PFC LLC 컨버터 설계

올라갈 때는 $245 V_{pk}$ 에서 하프브리지로 떨어지고, 내려올 때는 $235 V_{pk}$ 에서 풀브리지로 돌아온다. 히스테리시스가 작은 모드 전환은 막지만, **둘 사이에서는 모드가 전압이 아니라 지나온 방향에 달렸다.**

각 threshold 를 그 모드가 보장되는 쪽에서 잡으면 $173.2 \sim 332.3 Vac$ (1.92:1) 이다. 띠까지 넣으면 **$166.2 \sim 346.5 Vac$ (2.08:1)** 이다. 이 설계는 넓은 범위에서도 통과한다. 사양을 조일 때 좁은 쪽 숫자를 쓰지 말 것.




그림 30: 각 모드가 적용되는 곳. 띠 안에서는 상용전원이 어느 방향에서 왔는지에 따라 모드가 달라진다.

실제 상용전원이 166 ~ 173 Vrms 에 머무는 일은 없다. 이 띠는 프로그래머블 AC 소스와 dip·surge 시험에서 만난다. 램프가 아니라 threshold 를 가로지르는 **스텝**으로 시험할 것.

전환 과도, threshold 를 넘으면 한 라인 주기 안에 구동이 2:1 로 바뀌는데, 루프는 수십 Hz 에서 교차하므로 루프가 회복할 때까지 출력이 내려간다. 이미 만족한 hold-up 보다 덜 심하므로 C_{out} 을 키울 이유는 아니다. 시간 영역에서 검사하지는 않았다.

6 설계 절차




그림 31: 전력단. 브리지 정류기가 레그 쌍에 바로 이어진다. 벌크 커패시터도 boost 단도 없다. 2차는 센터탭(Solution 1)과 풀브리지(Solution 2)로 그렸다.

2차부터 고른다. 그것이 N_{rect} 를 정하고, N_{rect} 가 반사 전압을 정한다. 센터탭은 도통 경로에 소자가 하나, 풀브리지는 둘이므로, 낮은 출력 전압에서 센터탭은 소자당 역전압 두 배를 대가로 2차 도통 손실을 반으로 줄인다. 이 설계는 센터탭이다. 아래 단계는 서로 의존하므로 순서대로 간다.

6.1 사양

사양 전체는 7.1 절에 있다. 모든 단계에 조건 둘이 붙는다: 최악의 라인 주파수는 최저치이고, hold-up 은 리플 골에서 규정한다.

6.2 등가 입력 범위

모핑이 있으므로 탱크는 90 ~ 264 Vac 를 보지 않는다. 브리지 모드가 정하는 등가 입력을 본다.

식 18

$$V_{ac,eq} = 2 V_{ac} \quad (\text{full bridge}) \quad V_{ac,eq} = V_{ac} \quad (\text{half bridge})$$

하프브리지 경계(245 V_{pk})에서 탱크는 173.2 Vac 를 보고, 풀브리지 경계(235 V_{pk})에서는 332.3 Vac 를 본다. 이 두 경계가 설계 코너다: 낮은 쪽은 게인과 ZVS, 높은 쪽은 스위칭 주파수. 실제 상용전원 전압도 같은 축에 놓인다: 풀브리지의 90 과 110 Vac 는 등가 180 과 220 Vac 가 되고, 하프브리지의 230 과 264 Vac 는 230 과 264 그대로다. 넷 다 두 경계 안에 있고, 이 문서는 여섯 조건 전부에서 보고한다.

6.3 권선비와 반사 전압

권선비는 언제나 유효 출력 전압에 곱해진 꼴로만 나오므로, 중요한 것은 **반사 전압**이다.

식 19

$$V_{refl} = n V_{o, eff} = n(V_{out} + N_{rect} V_f)$$

n 은 게인 식의 모델 비이고, n_T 는 누설을 L_r 에 포함시킨 실제 감는 비다. $\lambda \approx 0.5$ 에서 둘은 20 % 넘게 다르므로(6.9 절) 도면에는 턴수와 함께 Open-Short 인덕턴스를 적어야 한다.

6.4 공진 탱크

센터탭 2차의 등가 AC 부하 저항을 라인 피크에서 평가하면 다음과 같다.

식 20

$$R_{ac} = \frac{4}{\pi^2} \frac{n^2 V_{o, eff}^2}{P_{in, LLC}}$$

$P_{in, LLC}$ 는 공진단으로 들어가는 전력이다. LLC 교과서는 전부 $8/\pi^2$ 과 2-stage 컨버터의 출력 전력을 쓴다. 여기서 끌어오는 전력은 $2P \sin^2 \theta$ 이므로 R_{ac} 는 $p = 2P$ 인 라인 피크에 고정한다: 8 이 4 가 되고, Q 는 피크에서의 품질계수이며 다른 곳에서는 $Q(\theta) = Q_{pk} \sin^2 \theta$ 다. 2-stage 값을 쓰면 부하를 절반으로 잘못 본다.

낮은 코너의 게인 요구와 ZVS 요구가 품질계수를 Q_{ZVS} 로 제한한다. $R_{ac} Q_{ZVS}$ 가 탱크를 정하는 임피던스다: 식 2 로 C_r 을 고정하고, C_r 과 f_r 이 L_r 을 고정한다. 산수보다 규칙 셋이 중요하다.

- 계산된 세 값이 하나의 탱크를 이루는 것은 아니다. L_r 은 **선정한** C_r 과 짝이 되는 값이고, L_m 값은 높은 코너의 No load 가 요구하는 λ 로 L_r 을 나눈 것인데, 그 조건은 설계가 알고도 만족시키지 않을 수 있다(4.10 절). 그쪽으로 반올림할 값이 아니다.
- L_m 을 올려 잡지 말 것. λ 와 ZVS 여유가 줄어든다. 반대로 C_r 을 계산값보다 크게, L_m 을 작게 잡으면 여유가 는다.
- Q_{ZVS} 한도 아래에 머물 것. 그 간격이 ZVS 여유인 대부분이다. L_m 은 n 과 함께 골라 $n_T = n\sqrt{1+\lambda_{act}}$ 가 감을 수 있는 비가 되게 한다.

6.5 ZVS 검증

대부분의 가이드에 있는 ZVS 닫힌 식은 설계 Q_{ZVS} 에서 맞춘 근사이지, 컨버터가 실제로 도는 Q 에서의 값이 아니다. 전체 스위칭과 견주면 **어느 쪽으로든** 수십 % 틀리고, 낙관적인 쪽이 위험한 쪽이다.

그 근사식은 λ 를 첨자 없이 쓰고 설계 λ 를 뜻한다. λ_{act} 로 읽으면 inductive 영역 한가운데의 탱크에서도 위상이 음수로 나올 수 있다. 스위칭에는 그런 모호함이 없다.

선정한 탱크로 θ , 입력 전압, 부하를 스위칭해 최솟값을 잡는다. 7.5 절이 이 설계에 대해 그렇게 했고, 최악점은 예상 밖의 곳에 있다.

6.6 컨버터는 공진의 어느 쪽에서 도는가

Single-Stage PFC LLC 컨버터 설계

f_r 아래에서 2차 전류는 전류가 0 인 구간이 있는 잘린 사인파이프이고 도통비 $d = f_{sw}/f_r$ 은 1 보다 작다. f_r 위에서는 d 가 1 에 고정된다. 정격과 손실의 바탕이 되는 실효값에는 d 가 들어 있다.

어느 쪽인지는 권선비가 정한다. $M_{req} = 2n V_{o,eff}/(\sqrt{2} V_{eq})$ 이므로 n 이 크면 더 큰 게인을 요구하고 공진에서 더 아래에 있다. 같은 탱크의 두 후보 트랜스포머가 같은 상용전원 전압에서 f_r 의 반대쪽에 있을 수 있다.

트랜스포머를 발주하기 전에 이것부터 정할 것: below 에서는 정류기가 전류 0 에서 꺼지고, above 에서는 그렇지 않다.

6.7 라인 사이클에 걸친 전류

정격은 최악의 스위칭 사이클에서, 손실은 라인 사이클 실효값에서 온다. 규칙 둘이 더 있다.

- 1차 소자와 sense 저항은 **합성** 탱크 전류를 본다: 반사 부하 전류 더하기 자화 전류. 그 피크는 두 피크의 합도, 큰 쪽도 아니다. 두 피크가 다른 순간에 오기 때문이다.
- below 에서 2차는 반주기마다 d 만큼만 도통한다. d 를 빠뜨리면 실효값을 과대평가하고 손실은 그 제공으로 과대평가한다. 7.8 절이 이 설계의 합성 전류를 그린다.

6.8 트랜스포머

탱크는 L_r, L_m , 그리고 비 하나를 고정했다. 트랜스포머에는 턴수, Open 인덕턴스, 누설이 있다. **권선비 둘과 인덕턴스 둘이 거의 같은 이름을 갖고**, 오류는 대부분 거기서 난다. 이 절은 2.12 절을 벤더가 잴 수 있는 숫자로 바꾼다.

도면의 숫자는 전부 1차 전류, 2차 각 권선의 전류, 2차 권선 전압, 또는 벤치 시험 하나에서 읽는다. 그림 43 에 이 설계의 파형 어디인지를 표시했고, 표 4 에 각 표시가 무엇을 정하는지 적었다.

표시	항목	어디서 — 무엇에 걸쳐 읽나	무엇을 정하나
1	1차 피크 전류	i_p 의 피크: 자화 램프에 부하 전류의 반사인파를 더한 것. 최악 스위칭 사이클: 라인 피크, 최저 등가 입력, Full load.	1차 스위치와 OCP1 여유. 포화 시험이 아니다 .
2	1차 실효 전류	i_p^2 을 스위칭 주기 전체로, 그다음 라인 반주기로 평균. 모든 유닛이 같은 전류를 흘린다: 1차는 직렬.	1차 동선: 유닛당 $A_{cu} = I_{rms}/J$
3	자화 피크	스위칭 순간의 점선 i_{Lm} . below 에서는 f_{sw} 에도 부하에도 무관하고 V_{out} 만으로 정해지므로 어느 사이클에서나 같다.	피크 자속. 그리고 V_{OVP2} 로 환산해 DC overlap 시험 전류(표시 7)
4	2차 피크 전류	어느 2차 권선이든 펄스의 피크, 같은 최악 사이클. 유닛당은 정류기 레그 값의 $1/N_x$; 2차는 병렬.	정류기 피크 정격, 포일 단자
5	2차 실효 전류, 권선마다	권선마다 주기당 펄스 하나이므로 쉬는 반주기를 포함한 주기 전체로 실효값을 잡고, 그다음 라인 반주기로 평균.	2차 동선: $A_{cu} = I_{rms}/J$, 권선당·유닛당
6	권선 볼트-초	정류기가 도통하는 공진 반주기 $T_r/2$ 동안 2차 권선 전압은 V_{out} 이다. 그 면적이 자속 스윙 $2 N_s A_e B_{pk}$ 이고, 구간이 $T_r/2$ 보다 길어지는 일은 없으므로 f_r 이 최악이다.	코어 면적과 $N_s: A_e \geq V_{out}/(4 f_r N_s B_{max})$
7	DC overlap(포화) 시험	파형이 아니다. 2차 Open, 1차에 DC 전류, 1차 인덕턴스를 전류에 대해 읽는다. 시험 전류는 표시 3 을 컨트롤러가 허용하는 최고 출력 V_{OVP2}/V_{out} 로 환산한 것.	코어 포화 여유. 벤더가 시험하는 숫자

Single-Stage PFC LLC 컨버터 설계

표시	항목	어디서 — 무엇에 걸쳐 읽나	무엇을 정하나
—	L_{open}, L_{short}	1차에서 LCR 미터로, 2차 Open 그리고 Short. 단자에서 재는 값이라 벤더가 시험할 수 있다.	$L_m + L_r$ 과 L_r : 탱크 그 자체

표 4: 그림의 각 표시가 무엇을 정하나. 전류는 유닛 하나의 값이다: 1차는 직렬, 2차는 병렬.

6.9 두 개의 비, 두 개의 인덕턴스

누설을 전부 1차로 넘기면 탱크는 비 n 의 이상 트랜스포머, 직렬 L_r , 병렬 L_m 을 본다. 그 n 은 감는 비가 **아니다**. 결합 계수를 k 라 하면

식 21

$$n = k n_T, \quad k = \sqrt{\frac{L_m}{L_m + L_r}} = \frac{1}{\sqrt{1 + \lambda}}$$

이므로 $n_T = n\sqrt{1+\lambda}$ 이다. $\lambda \approx 0.5$ 에서 20 % 넘게 차이 나고, 어떤 게인 여유보다 훨씬 크다.

인덕턴스도 같은 식으로 둘로 나뉜다. 탱크 모델은 L_r 과 L_m 을 쓰고, 실제 트랜스포머는 양쪽에 누설이 있는 자화 인덕턴스 L_μ 를 갖는다.

식 22

$$L_\mu = \sqrt{L_m(L_m + L_r)}, \quad L_{L1} = L_m + L_r - L_\mu, \quad L_{L2} = \frac{L_{L1}}{n_T^2}$$




그림 32: 같은 트랜스포머를 두 가지로 그린 것. 위는 실제 구조: 양쪽 누설, 병렬의 실제 L_μ , 비 $n_T : 1$. 아래는 1차로 넘긴 것: L_r 하나, L_m 하나, 비 $n : 1$. 병렬 소자도 비도 같은 숫자가 아니다.

세 소자 모델은 누설이 양쪽에 고르게 걸린다고 가정한다. 실제 분배는 상관없다: 탱크는 LCR 미터로 읽는 두 값만 본다.

6.10 트랜스포머 사양서에 꼭 적을 것

단자에서 잴 수 있는 인덕턴스는 둘뿐이고, 그 둘이 탱크에 필요한 둘이다.

식 23

$$L_{open} = L_{\mu} + L_{L1} = L_m + L_r, \quad L_{short} = L_{L1} + \frac{L_{\mu} n_T^2 L_{L2}}{L_{\mu} + n_T^2 L_{L2}} = L_r$$

L_{open} 은 다른 권선을 열고 1차에서 읽고, L_{short} 는 2차를 Short 하고 읽는다. **이 둘과 턴수를 적고, L_{μ} 는 적지 말 것:** 그것을 잴 수 있는 단자 쌍은 없다. 턴수는 숫자로 적는다. 2차가 한두 턴이면 인출선 루프가 그 권선의 인덕턴스를 지배해 $\sqrt{L_1/L_2}$ 로는 비가 안 나온다.

6.11 자속은 1차가 아니라 2차가 정한다

그림 43 의 표시 **6**: 2차 권선 전압은 높이 $V_{out'}$ 쪽 $T_r/2$ 의 직사각형이고 그동안 자속은 $\pm B_{pk}$ 를 오간다. above 에서는 2차가 더 짧은 스위칭 반주기 동안만 도통하므로, 라인 사이클 어디서나 f_r 이 최악이다.

식 24

$$B_{pk} = \frac{V_{out, eff}}{4 f_r N_s A_e} \implies A_e \geq \frac{V_{out, eff}}{4 f_r N_s B_{max}}$$

N_p 는 나오지 않는다. 자속을 줄이는 것은 2차 턴수뿐이다. 2차를 한 턴으로 하고 싶은 저전압 대전류 출력에서는 N_s 를 반으로 줄이면 코어 면적이 두 배가 된다.

인덕턴스에서 같은 자속을 구하면 $B_{pk} = L_{\mu} i_{\mu, pk} / (N_p A_e)$ 이고, **실제 L_{μ} 를 써야 한다.** 탱크 L_m 을 쓰면 $\sqrt{1+\lambda}$ 만큼 작게 나온다.

6.12 코어 고르기: 두 면적, 그리고 실제로 결정하는 셋째 조건

코어는 독립된 조건 둘을 만족해야 한다. 정한 턴수에서 자속을 담을 단면적 A_e , 그리고 동선이 들어갈 창 A_N . 둘의 곱이 **area product** 이고, 어느 쪽이든 제약이 될 수 있다.

자속은 A_e 가 아니라 A_{min} 에 대해 검사할 것. PQ 코어에서는 둘이 10 ~ 20 % 다르고 A_{min} 이 먼저 포화한다: 실제 피크는 $B_{pk} A_e / A_{min}$ 이다.

single-stage PFC LLC 에서는 **보통 셋째 조건이 결정한다:** 누설이 L_r 로 나와야 한다. LCR 미터로 읽는 값의 비로 쓰면

식 25

$$\frac{L_{short}}{L_{open}} = \frac{L_r}{L_m + L_r} = \frac{\lambda}{1 + \lambda}$$

$\lambda \approx 0.5$ 에서 **약 1/3** 이다. 보통의 트랜스포머는 누설이 몇 % 인데, 이것은 일부러 그 열 배를 누설시켜야 한다. 그만큼 누설은 권선 배치로 만들고, 그 배치는 창 면적을 차지한다. A_e 와 동선에서 통과한 코어가 여기서 떨어질 수 있다.

6.13 권선 배치가 곧 누설이다

누설은 두 권선이 얼마나 떨어져 있고 그 사이에 창이 얼마나 있느냐가 정한다.

- 샌드위치(1차, 2차, 1차): 1 ~ 2 %. 파워드나 플라이백 트랜스포머가 원하는 것이고, 여기 필요한 것과 정반대다.
- 동심, 샌드위치 아님: 몇 %. 아직 모자란다.
- 나란히, 폭의 절반에 1차, 나머지 절반에 2차: 수십 %, 둘 사이 간격으로 조절 가능. **single-stage 탱크가 요구하는 것이 이것이고**, 창이 넉넉해야 하는 이유다.
- 창 안의 자기 선트: 권선 폭 없이 누설을 얻되, 부품 하나와 더 까다로운 공차가 대가다.

트랜스포머 교과서는 전부 샌드위치로 감으라고 한다. 여기서 L_r 은 설계값이고, 결합을 "개선" 하는 벤더는 컨버터를 망가뜨린다. 도면의 L_{short} 옆에 그렇게 적을 것.

6.14 갭, 그리고 도면에 갭을 적으면 안 되는 이유

L_m 은 갭 없는 코어가 주는 값보다 훨씬 작으므로 코어에 갭을 둔다.

식 26

$$A_L = \frac{L_{open}/N_x}{N_p^2} \quad g \approx \frac{\mu_0 A_e}{A_L}$$

N_x 는 유닛 수, g 는 중앙 다리의 총 갭이다. 갭 식은 프린징을 무시하므로 실제 갭은 언제나 더 크다. A_L , 아니면 더 좋게 L_{open} 을 적고 갭은 벤더에게 맡길 것: 벤더가 거기에 맞춰 갖고, LCR 미터로 확인할 수 있다.

6.15 창: 도선, 전류 밀도, 실제로 들어가는 것

그림 43 의 표시 2 와 5. 동선은 라인 사이클 실효값으로 정한다: 스위칭 주기마다의 실효값을 라인 반주기에 걸쳐 I^2 으로 평균한 것. 2차 값은 권선당·유닛당이고, 쉬는 반주기가 평균에 들어 있다.

권선마다 실효 전류와 방열이 허용하는 전류 밀도가 정하는 동선 면적이 필요하다.

식 27

$$A_{cu} = \frac{I_{rms}}{J} \quad \sum_w N_w A_{cu, w} \leq k_u A_N$$

Single-Stage PFC LLC 컨버터 설계

N_w 는 권선 w 의 턴수, $A_{cu,w}$ 는 그 동선 면적이다. J 는 가정이다: 자연 대류에서 $4 \sim 5 \text{ A/mm}^2$, 밀폐되면 그보다 낮게. 창 이용률 k_u 는 절연, 보빈 벽, 마진, 테이프까지 세면 Litz 선에서 **0.3 이하**다. 순수 동선 면적만으로 계산하면 들어가는 양을 세 배 과대평가한다.

1차가 직렬이면 모든 유닛이 1차 전류 전부를 흘린다. 나누는 것은 2차뿐이다. 그래서 유닛을 나누는 것이 저전압 대전류 출력에 도움이 된다.

6.16 skin depth, 그리고 도선이 한 가닥이 아닌 이유

스위칭 주파수에서 전류는 다음 깊이의 표면층으로 몰린다.

식 28

$$\delta = \sqrt{\frac{\rho}{\pi f \mu_0}}$$

ρ 는 권선 온도에서의 구리 비저항, f 는 그 도선이 흘리는 주파수로 여기서는 f_r 이다: 100°C 에서 약 **0.2 mm**. 2δ 보다 굵은 도체는 전류를 더 흘리지 못한다. 다른 턴의 자계도 각 도체에 순환 전류를 만드는데(proximity effect), 나란히 감은 권선에서는 이 항이 지배할 수 있다.

따라서 권선은 도선 한 가닥이 아니다. 이 문서는 두 가지 방법을 다 쓴다.

- 1차에 **Litz 선**: 가는 선 여러 가닥을 꼬아 각 가닥이 모든 위치를 한 번씩 지나게 하고, 가닥마다 에나멜로 절연한 다발. 가는 선 하나가 **가닥(strand)**이고, d_s 는 그 지름, a_s 는 그 동선 단면적이다. 규칙은 **가닥마다** $d_s \leq 2\delta$.
- 저전압 대전류 2차에 **구리 포일**: 두께 t_f 는 δ 근처, 폭이 전류를 감당한다. 센터탭에 단자를 내기도 좋다.
- 권선을 데우는 것은 AC 저항이다. DC 저항은 하한일 뿐 답이 아니다.

Litz. 2δ 이하의 표준 가닥을 고른다. 가닥 수는 필요한 동선을 가닥 하나가 주는 동선으로 나눈 것이다.

식 29

$$a_s = \frac{\pi d_s^2}{4}, \quad n_s = \left\lceil \frac{A_{cu}}{a_s} \right\rceil$$

A_{cu} 는 식 27 에서 온다. 다발은 동선보다 굵다. 둥근 가닥 사이의 틈, 에나멜, 서빙을 fill factor k_{litz} 약 $0.5 \sim 0.6$ 으로 묶으면 외경은

식 30

$$d_{litz} = \sqrt{\frac{4A_{cu}}{\pi k_{litz}}}$$

포일. 두께는 skin depth 와 벤더 재고에서 고르고, 폭이 따라 나온다. 보빈 폭을 넘으면 좁은 스트립 여러 장을 병렬로, 반경 방향으로 쌓는다.

식 31

$$w_f = \frac{A_{cu}}{t_f}, \quad n_f = \left\lceil \frac{w_f}{w_{f,max}} \right\rceil$$

이 식들은 전류 밀도와 skin depth 에 대해 동선을 정한다. skin effect 에 proximity effect 를 더한 AC 저항은 별개의 문제이고, 나란히 감은 권선에서는 보통 proximity effect 쪽이 크다.

6.17 절연, 마진, 그리고 창에서 치르는 대가

트랜스포머가 절연 장벽이다. **마진 테이프**는 보빈 양 끝에 creepage 마진을 남기는데, 유니버설 입력의 강화 절연이면 보통 한쪽에 3 mm 라 권선 폭 6 mm 를 잃는다. **3중 절연선**은 마진이 필요 없지만 같은 동선에 더 굵고 비싸다.

나란히 감은 권선에서는 폭을 두 번 쓴다: 절연 마진에, 그리고 누설을 정하는 간격에. 둘 다 budget 에 넣을 것.

6.18 손실, 그리고 도면이 견뎌야 할 온도

- 코어 손실은 대표 숫자가 아니라 동작 자속과 주파수에서 재료 곡선을 읽는다.
- 동손은 두 권선 모두 $I^2 R_{ac}$ 이고, 나란히 감으면 proximity effect 항이 작지 않다.
- 설계를 제한하는 것은 온도 상승이고, 그것은 표면적과 기류에 달렸다. 계산한 손실은 열 측정의 입력이지 답이 아니다.

B_{pk} 는 f_r 에서의 2차 볼트-초가 고정하지만, 코어 손실은 주파수와 함께 오르고 주파수는 라인 사이클에 걸쳐 움직인다: 최악 자속은 스위치의 아래쪽 끝에서, 최악 손실은 위쪽 끝에서.

6.19 포화 시험은 권선 피크 전류가 아니다

사양서의 그 줄이 말하는 것. 트랜스포머 사양서에는 "DC overlap: 초기 인덕턴스의 90 % 이상, 시험 전류 I_{sat} 상온" 꼴의 줄이 있다. 이름이 곧 측정 방법이다. LCR 미터가 작은 AC 신호(100 kHz, 1 V 가 흔한 설정이고 누설 시험과 같다)로 1차 인덕턴스를 읽는 동안, 바이어스 전원이 같은 권선에 DC 전류를 겹쳐(overlap) 흘린다. 다른 권선은 전부 open 이다. DC 전류를 단계로 올리며 단계마다 인덕턴스를 읽는다. 같은 시험을 DC bias, DC superposition 이라고도 부른다.

Single-Stage PFC LLC 컨버터 설계




그림 33: DC overlap 시험. 왼쪽: 벤치. 오른쪽: DC 전류에 대한 인덕턴스로, 곡선 모양은 예시이고 그 위의 세 전류는 이 설계의 값이다: 동작 중의 자화 피크, 사양서가 요구하는 시험 전류, 그리고 컨트롤러에 전압 상한이 없었다면 써야 했을 전류.

이 시험이 드러내는 것. 다른 권선이 open 이면 DC 전류 하나가 자속을 정하므로, 코어가 선형인 동안 인덕턴스는 평평하고 포화에 다가가면 떨어진다. 90 % 점이 그 무릎이다. 단자에서 자속 여유를 읽는 시험은 이것뿐이다. 턴수와 A_L 은 그것을 말해 주지 않는다: 같은 A_L 이 다른 갭, 다른 A_{min} , 다른 재료에서도 나오고, L_{open} 은 인덕턴스를 확인할 뿐 여유를 확인하지 않는다. L_{open} 은 맞는데 코어가 틀린 부품은 여기서만 잡힌다.

그 줄에 어느 전류를 적나. 그림 43 의 표시 3 과 벤치 패널. 요구할 전류는 자화 전류 피크를 과전압 상한으로 환산한 것이지, 표시 1 의 권선 피크 전류가 아니다.

시험에서는 1차 암페어턴을 상쇄하는 것이 없으므로 같은 전류가 동작 중보다 훨씬 큰 자속을 만든다. 그 시험에서 동작 자속을 재현하는 전류를 요구한다:

식 32

$$I_{eq} = \frac{B_{pk} N_p A_e}{L_{\mu}}$$

분모는 L_{open} 이 아니라 L_{μ} 다: 1차 누설은 코어와 쇠교하지 않는다. L_{open} 으로 나누면 전류가 $1/\sqrt{1+\lambda}$ 만큼 작게 나온다. 덤으로 얻는 감산: 답은 $i_{\mu, pk}$ 와 같아야 한다.

탱크 피크 전류로 요구하면 어떤 페라이트도 감당 못 하는 자속이 된다. I_{eq} 에 임의의 여유를 더할 필요도 없다: 자속 상한은 이미 컨트롤러가 멈추기 전에 허용하는 최고 출력으로 정해져 있다.

상한이 OVP2 인 이유. 자속은 출력 전압만 따라가므로(6.11 절), 코어가 평생 겪는 가장 큰 자속은 컨트롤러가 허용하는 가장 높은 출력에서 온다. L6790A 는 ZCD 핀에 두 단계를 갖는다. OVP1(핀 2.3 V)에서는 전력을 줄인 채 스위칭을 계속하므로, 출력이 OVP1 과 OVP2 사이에 머무는 동안에도 트랜스포머는 구동된다. OVP2(2.5 V)에서는 스위칭을 100 ms 멈췄다가 소프트 스타트로 다시 시작한다. OVP2 위에서는 코어가 구동되는 일이 없으므로 OVP2 가 상한이고, 두 전압의 비가 여유의 전부다. 그 위에 임의의 계수를 더 곱하지 않는다:

식 33

$$I_{sat} = I_{eq} \frac{V_{OVP2}}{V_{out, eff}}$$

자속을 올리지 않는 것: Overload(동선과 반도체가 받는다), 기동(출력이 더 낮다), 버스트 모드, 스위칭 주파수(f_{sw} 가 무엇이든 클램프는 $T_r/2$ 동안이다). 올리는 것: 출력 과전압, 그리고 온도. MnZn 파워 페라이트의 B_s 는 25 °C에서 100 °C 사이에 약 1/5 떨어지므로, 상온에서 한 시험은 재료의 고온 B_s 에 대해 읽고, OVP2에서의 설계 자속이 그 아래에 여유를 두고 있어야 한다. 90 % 기준이 그 여유다.

컨트롤러에 OVP2 같은 상한이 없으면. 그때는 다른 무언가가 출력 전압을 제한해야 하고, 사양은 실제로 존재하는 그 한계를 따른다.

- **구동을 멈추는 보호가 절연 어느 쪽에든 있으면:** 2차측 crowbar 나 래치, SR 컨트롤러의 OVP, 래치되는 1차측 OVP. 그 threshold 를 V_{OVP2} 자리에 쓴다.
- **전력만 줄이는 보호는 OVP1 처럼 상한이 아니다:** 코어가 구동되는 채로 출력이 거기 머물 수 있다. 쓰지 않는다.
- **전압 상한이 아예 없으면.** 출력을 제한하는 것은 오실레이터 하한에서 가장 가벼운 부하로 탱크가 낼 수 있는 값뿐인데, 하한이 f_o 근처이면 그 한계는 쓸모가 없다. 남는 것은 전류 제한이다: 2차를 클램프하는 것이 없으면 1차 전류가 곧 자화 전류이므로, 컨트롤러가 1차에 허용하는 가장 큰 전류에서 코어가 포화하지 않아야 한다, $I_{sat} = I_{OCP1}$. 안전하지만 비싸다. 7.9 절에 이 설계의 비가 있다.
- **관행값,** 즉 상온에서 $i_{\mu, pk}$ 나 권선 피크의 1.2 ~ 1.5 배는 아무도 이 질문을 하지 않았을 때 사양서에 실리는 숫자다. 어떤 사건도 가리키지 않으므로 안전하지도 경제적이지도 않다. 위 셋 중 하나로 바꾼다.

6.20 사양서, 그리고 빠뜨리면 안 되는 것

Open 인덕턴스 공차는 흔한 어려움으로 둘 수 없다. f_o 가 $1/\sqrt{L_{open}}$ 으로 가므로 값이 낮은 부품은 주파수 하한을 오실레이터 클램프 쪽으로 밀어 올리고, $\pm 10\%$ 를 만족하는 부품이 하드 스위칭할 수 있다. 6.25 절에 숫자와 두 가지 대책이 있다.

코어, 보빈, 도선, 권선 순서는 벤더의 선택이다. 절연과 creepage 는 안전 규격을 따른다. 위의 모든 것은 단자에서 쥔 수 있다.

6.21 트랜스포머 한 개로 안 될 때

저전압 대전류에서는 2차가 굵은 한 턴이 되고 코어가 커진다. 그러면 트랜스포머를 **1차 직렬, 2차 병렬**의 같은 유닛 N_x 개로 만들 수 있다. 직렬 1차는 같은 전류를 흘리므로 2차는 밸런스 저항 없이 나눈다.

- Open 인덕턴스와 누설 인덕턴스가 N_x 로 나뉘고, 2차 전류도 그렇다. **1차 전류는 안 나뉜다.**
- DC overlap 시험 전류는 바뀌지 않는다.
- 감는 비는 $N_x N_p / N_s$ 가 되므로 **가능한 비는 N_x / N_s 단위로 양자화된다.** 탱크를 고를 때 지킬 것.

6.22 입력 커패시터

C_{in} 은 스위칭 리플만 흡수하는 필름 커패시터다. 값이 크면 영교차를 지나는 동안 전하를 붙들며 라인 전류를 일그러뜨리므로 THD 향이다.

식 34

$$C_{in} = 3 \frac{nF}{W} \times P_{in}$$

이것은 **하한**이다. 다음 표준값으로 올리고, 입력 전압 전체에 대해 정격을 잡는다.

6.23 출력 커패시터 बैं크

조건이 돌이고 큰 쪽이 이긴다. 리플 조건은

식 35

$$C_{out} \geq \frac{P_{out}}{2\pi f_{l,min} \Delta v V_{out}^2}$$

이고 hold-up 조건은

식 36

$$C_{out} \geq \frac{2P_{out}T_{hold}}{\left(V_{out} - \frac{1}{2}\Delta v_{pp}\right)^2 - V_{o,min}^2}$$

hold-up 은 최악의 라인 위상에서 시작한다. 리플 끝에서 정전이 나면 बैं크는 이미 리플의 절반만큼 내려가 있다. 그래서 $-\frac{1}{2}\Delta v$ 항이 있고, 버티는 시간의 1/10 정도를 잃는다. Δv_{pp} 는 허용값이 아니라 बैं크가 실제로 만드는 리플이므로, बैं크를 정한 뒤에 검사한다.

두 조건 모두 $1/V_{out}^2$ 으로 가므로 어느 쪽이 이기는지는 사양만이 정한다. $k = V_{o,min}/V_{out}$ 로 두면 리플이 이기는 조건은

식 37

$$\left(1 - \frac{\Delta v}{2}\right)^2 - k^2 > 4\pi f_l \Delta v T_{hold}$$

뱅크를 정하기 전에 묻는 것이므로 허용 Δv 를 쓴다. 7.11 절이 평가한다.

- 리플 전류에 **2f_l** 성분을 넣을 것. 스위칭 성분과 비슷한 크기이고 제곱함으로 더해진다.
- 센터탭 2차에서는 커패시터 리플 전류를 권선당이 아니라 **출력 노드**에서 판단할 것.
- ESR 은 **스위칭 주파수**의 값을 쓸 것. 120 Hz tan δ 값은 5 ~ 10 배 크다.

컨트롤러의 기동 창은 유한하고, 이 बैं크는 보통 설계보다 훨씬 무거운 기동 부하다. बैं크 전체로의 cold start 를 일찍 재 볼 것.

6.24 반도체 요구조건

Single-Stage PFC LLC 컨버터 설계

부품을 고르지 말고 요구조건을 적는다. 규칙 넷.

- 1차 스위치 정격은 **합성 탱크 피크**로 잡는다. 부하 성분만으로 잡으면 1/10 넘게 부족하다.
- 병렬 소자 수로 나눈다. 표의 전류는 1차는 **스위치 자리당**, 2차는 **레그당**이다. 센터탭 레그는 2차 전류 전부를 흘린다.
- 손실은 $T_{j,max}$ 에서의 $R_{DS(on)}$ 으로 계산한다. 데이터시트 최대값은 25 °C 공정 산포이고, 온도는 별도의 계수로 슈퍼정션 소자에서 약 2 다.
- T_a 에 대한 곡선을 T_j 로 읽어도 되는 것은 **펄스 시험일 때뿐**이다.

하프브리지 모핑에서 고정된 소자(5.2 절)는 스위칭하지 않으면서 탱크 전류 전부를 흘린다. 여기서 그 대가가 얼마인지는 7.12 절에 있다.

6.25 컨트롤러 주변 회로




그림 34: 컨트롤러와 주변 수동 소자. HVSU 는 브리지의 AC 쪽에서 받고, 보조 권선이 분압기를 거쳐 ZCD 를 구동하며, R_T 와 C_T 가 오실레이터 한계를 정하고, R_{CFG} 와 R_{BM} 은 전원 인가 시 읽힌다.

보조 권선의 용도부터 정한다. V_{CC} 를 공급하면 OVP2 에서의 전압이 V_{CC} 정격 아래여야 하므로 권선비에 상한이 생긴다. 여기서는 V_{CC} 가 다른 곳에서 오므로 권선은 sensing 만 하고, 제약은 정수 턴뿐이다(7.20 절).

7.15 절이 부품을 순서대로 정한다. 가장 신경 쓸 것은 R_T 다: 오실레이터 하한을 정하고, 그 하한은 f_o 위에 있어야 한다.

그 하한이 보통 가장 작은 여유다. 오실레이터 idle 시간에도 달렸는데, 초안 데이터시트가 그 값을 일관되지 않게 적고 있으므로 하드웨어에서 $f_{sw}(\theta)$ 를 재서 확인해야 한다.

트랜스포머 공차도 같은 여유 안에 들어가야 한다. L_{open} 이 낮으면 f_o 가 오른다. 견딜 수 있는 하락은

식 38

$$\frac{\Delta L}{L} = 1 - \frac{1}{k_{floor}^2}$$

하한 여유가 몇 % 이면 허용 하락도 몇 % 다. 흔한 $\pm 10\%$ 는 **안 들어간다**: 공차 아래쪽 끝에서 컨버터가 하드 스위칭한다. 아래쪽 공차를 조이든지, R_T 를 낮춰 f_{Min} 을 올리든지. **트랜스포머를 발주하기 전에 확인할 것**.

6.26 전압 루프와 보상

루프는 그림 35 처럼 이어진다: 분압기가 출력을 재고, TL431 이 기준과 비교해 옴토커플러 LED 를 구동하고, 옴토커플러 트랜지스터가 FB 핀을 끌어내리고, FB 전압이 전력을 지령하며(4.6 절), 그 전력이 출력 커패시터로 들어간다.




그림 35: 전압 루프의 블록도. FB 핀 왼쪽이 전부 보상기 $G_{EA}(s)$, 오른쪽이 전부 플랜트 $G_{plant}(s)$ 다. 루프 게인은 $T(s) = G_{plant}(s) G_{EA}(s)$.

플랜트. FB 전압이 전력을 정하고, 전력을 출력 전압으로 나눈 것이 C_{out} 으로 들어가는 전류이며, 커패시터로 들어가는 전류는 적분된다.

식 39

$$G_{plant}(s) = \frac{v_{out}(s)}{v_{FB}(s)} = \frac{G_o}{s}, \quad G_o = \frac{P_{out}}{V_{out} V_{FB} C_{out}} \quad [\text{rad/s}]$$

V_{FB} 는 정격 전력에서 0.5 V 오프셋 위의 피드백 전압이다(식 15). 적분기는 어디서나 -90° 로 10배당 20 dB 씩 떨어지고, $f_{cto} = G_o / 2\pi$ 에서 0 dB 를 지난다. 둘째 pole 도 RHP zero 도 없으므로 루프는 안정시키기 쉽다. 배치를 어렵게 하는 것은 출력 리플이다(6.28 절).

6.27 루프가 이뤄야 할 것, 그리고 못 이루면 생기는 일

$T(s)$ 의 Bode plot 에서 숫자 셋을 읽는다: $|T| = 1$ 인 **crossover 주파수** f_c , f_c 에서의 **phase margin** $180^\circ + \arg T$, 그리고 $\arg T = -180^\circ$ 인 f_{180} 에서 $|T|$ 가 0 dB 아래로 얼마나 있는가, 곧 **gain margin**. 목표는 표 5 에 있다.

Single-Stage PFC LLC 컨버터 설계

항목	목표	너무 낮으면	너무 높으면
crossover 주파수 f_c	이 컨버터에서는 15 ~ 20 Hz (6.28 절). 일반 규칙은 $f_{sw}/5$ 아래, 그리고 루프가 따라가면 안 되는 리플 주파수 아래.	루프가 느리다. 부하 스텝이나 모핑 전환 뒤 출력이 더 많이 내려가고 더 늦게 돌아온다.	루프가 $2f_l$ 출력 리플을 따라간다. 전력 지령이, 따라서 입력 전류가 $2f_l$ 로 변조된다: 입력 전류의 3차 고조파, 버스트 threshold 를 넘나드는 채터링.
phase margin Φ_M	45° 가 하한, 50 ~ 60° 가 목표. 76° 에서는 스텝 응답에 오버슈트가 없고, 45° 에서는 링잉한다($Q \approx 1.2$) [onsemi TND381].	외란마다 링잉. 0° 에서는 루프가 f_c 로 발진한다.	응답이 과감쇠로 느리다. 고장은 아니지만 공짜도 아니다: 그러려면 crossover 주파수를 내려야 한다.
gain margin GM	6 dB 가 하한, 10 dB 면 여유 있다.	부품 산포가 ITI 를 올린다. 옵토커플러 CTR 만으로도 랭크·전류·온도에 따라 2:1 산포가 있다. gain margin 이 작은 루프는 따뜻한 보드에 CTR 높은 부품이 들어가면 f_{180} 에서 발진한다.	—
$2f_l$ 에서의 G_{EA}	3차 고조파를 budget 안에 두는 값 이하(식 42).	루프에는 문제없다. crossover 주파수가 필요 이상으로 낮을 뿐이다.	3차 고조파가 budget 을 넘고, 버스트 채터링.

표 5: 루프가 이뤄야 할 것.

6.28 crossover 주파수가 낮아야 하는 이유: $2f_l$ 리플

$2f_l$ 출력 리플(3.1 절)의 피크-피크 값은

식 40

$$\Delta V_{loop} = \frac{P_{out}}{V_{out}} \frac{1}{2\pi f_l C_{out}}$$

보상기가 그 중 $G_{EA}(2f_l)$ 만큼을 FB 핀으로 넘기는데, FB 는 전력 지령이므로 입력 전류가 $2f_l$ 로 변조된다. 사인파를 제 주파수의 두 배로 변조하면 3차 고조파가 생긴다. 지령을 m 만큼 변조하면 $m/2$ 가 들어가고, 리플 진폭은 피크-피크의 절반이므로

식 41

$$D_3 = \frac{G_{EA}(2f_l) \Delta V_{loop}}{4 V_{FB}}$$

뒤집으면, 3차 고조파 budget 이 $2f_l$ 에서의 최대 보상기 게인을 정한다.

식 42

$$G_{EA}(2f_l) \leq \frac{4 V_{FB} D_3}{\Delta V_{loop}}$$

$2f_l$ 에서 게인이 작다는 것은 crossover 주파수가 그보다 훨씬 아래라는 뜻이다. 3차 고조파 5 % 허용이면 15 ~ 20 Hz. 더 빠른 루프는 출력 리플을 줄이고 부하 스텝 응답을 빠르게 하지만 입력 distortion 을 키운다. distortion 한도가 이긴다. onsemi TND381 은 이 고장을 "tail chasing" 이라 부른다.

6.29 보상기: TL431, 옵토커플러, FB 핀




그림 36: 2차측의 보상기. R_I 와 R_O 가 조절할 출력을 정하고, TL431 이 error amp 이며, R_f , C_f , C_{fo} 가 그 게인을 만들고, R_B 가 안정화된 V_Z 레일에서 옵토커플러 LED 에 전류를 주며, R_p 가 TL431 을 최소 전류 위에 두고, C_{fx} 는 FB 핀에 있다.

분압기 R_I , R_O 가 출력을 TL431 기준 $V_R = 2.495 \text{ V}$ 로 내린다.

식 43

$$V_{out} = V_R \left(1 + \frac{R_I}{R_O} \right)$$

출력이 오르면 TL431 이 LED 를 통해 더 많은 캐소드 전류를 끌어당기고(LED 전류는 R_B 를 통해 안정화 레일 V_Z 에서 온다), 옵토커플러 트랜지스터가 내부 풀업 R_{FB} 에 맞서 FB 를 끌어내려 전력 지령이 떨어진다. LED 에 병렬인 R_p 는 TL431 이 필요로 하는 최소 캐소드 전류를 흘리므로 상한이 있다.


식 44

$$R_p \leq \frac{V_{Fo}}{I_{min}}$$

LED 를 V_Z 에서 공급하므로 출력 리플은 TL431 을 통해서만 LED 에 닿는다: 둘째 경로(TND381 의 "fast lane")가 없다.

Single-Stage PFC LLC 컨버터 설계

같은 회로를 OPAMP 로. 그림 37 에 다시 그렸다. TL431 안에서는 증폭기가 REF 를 내부 V_R 과 비교해 NPN 을 구동하고, 그 컬렉터가 캐소드다. 트랜지스터가 반전하므로 REF 에서 캐소드까지 이 부품은 REF 를 V_R 에 붙드는 고게인 반전 증폭기다. R_I 가 입력 저항이고 $R_F + C_F$ 에 병렬인 C_{Fo} 가 피드백 임피던스 Z_f 이므로, 캐소드는 출력 변화의 $-Z_f/R_I$ 배만큼 움직인다. R_O 는 DC 점만 정한다. 캐소드 전류가 LED 전류이고, 옵토커플러 트랜지스터는 FB 노드에서 $CTR \cdot i_{LED}$ 를 끌어당기는 전류 제어 전류원이며, R_{FB} 와 $C_{opto} + C_{fx}$ 의 pole 을 갖는다. 세 블록이 곱해지고, 부호는 루프에 필요한 음이다.



$$\frac{v_K}{v_{out}} = -\frac{Z_f}{R_I}, \quad i_{LED} = -\frac{v_K}{R_B}, \quad v_{FB} = -CTR \cdot i_{LED} \left(R_{FB} \parallel \frac{1}{s(C_{opto} + C_{fx})} \right)$$

R_O carries no signal: the REF input is held at V_R

$$G_{EA}(s) = \frac{v_{FB}}{v_{out}} = \frac{Z_f}{R_I} \cdot \frac{CTR R_{FB}}{R_B} \cdot \frac{1}{1 + s R_{FB}(C_{opto} + C_{fx})}$$

그림 37: TL431 보상기를 OPAMP 회로로: R_I 와 Z_f 가 반전 증폭기를 이루고, R_B , R_P , LED 가 캐소드 전압을 i_{LED} 로 바꾸며, 옵토커플러는 R_{FB} 와 $C_{opto} + C_{fx}$ 로 흘러드는 전류원 $CTR \cdot i_{LED}$ 다. 두 쪽은 절연 장벽을 사이에 두고 다른 접지로 돌아간다.

출력에서 FB 핀까지의 전달함수는 pole 이 하나 더 있는 Type II 회로다.

식 45

$$G_{EA}(s) = \frac{EA_o}{s} \cdot \frac{1 + s/\omega_z}{(1 + s/\omega_p)(1 + s/\omega_{px})}$$

식 46

$$EA_o = \frac{CTR R_{FB}}{(C_F + C_{Fo}) R_I R_B} \quad [\text{rad/s}], \quad f_z = \frac{1}{2\pi R_F C_F}$$

$$f_p = \frac{1}{2\pi R_F C_{ser}}, \quad C_{ser} = \frac{C_F C_{Fo}}{C_F + C_{Fo}}, \quad f_{px} = \frac{1}{2\pi R_{FB} (C_{opto} + C_{fx})}$$

전체에서 $\omega = 2\pi f$ 이고, C_{ser} 는 C_F 와 C_{Fo} 의 직렬이다. $C_F + C_{Fo}$ 가 원점 pole(정상 오차 0)을 만들고, $R_F C_F$ 가 위상을 되돌리는 zero f_z 를, R_F 와 C_{Fo} 가 $2f_l$ 까지 계인을 다시 내리는 pole f_p 를, $C_{opto} + C_{fx}$ 와 R_{FB} 가 스위칭 노이즈를 없애는 kHz 근처의 셋째 pole 을 만든다. CTR 이 계인 전체에 곱해지므로 그 산포가 중요하다.

바이어스 창. LED 는 CTR 이 가장 낮을 때도 FB 핀을 정상 상태 전류로 구동해야 하고(상한), TL431 이 완전히 켜졌을 때 CTR 이 가장 높아도 핀의 최대 전류를 넘지 않아야 한다(하한).

식 47

$$R_{B,max} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,steady}/CTR_s}$$

$$R_{B,min} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,max}/CTR_m}$$

EA_o 는 정상 상태 LED 전류에서의 CTR, CTR_s 를 쓴다. R_B 의 하한은 최대 LED 전류에서의 CTR, CTR_m 을 쓴다. 둘 다 실제로 실장할 랭크에서 가져오고, 랭크의 위쪽 끝에서 루프를 다시 검사할 것: crossover 주파수는 $\sqrt{CTR}$ 로 오르고 phase margin 은 떨어진다.

6.30 zero 와 pole 배치: K-factor 법

Venable 의 K-factor 법은 목표 둘, 곧 phase margin Φ_M 과 $2f_l$ 에서 허용되는 계인에서 EA_o , zero, pole 을 정한다. phase margin 에서 퍼짐 계수 K_v 가 나오고, α_v 는 가중 상수다(ST 톨에서 1.2).

식 48

$$K_v = \frac{1}{2\alpha_v} \left[(1 + \alpha_v^2) \tan \Phi_M + \sqrt{(1 + \alpha_v^2 \tan \Phi_M)^2 + 4\alpha_v^2} \right]$$

zero 는 crossover 주파수의 K_v 분의 1, pole 은 K_v 배에 둔다. pole 위에서 계인은 $EA_o K_v^2 / \omega$ 이므로, $2f_l$ 의 한도가 EA_o 를 정한다.

식 49

$$EA_o = \frac{2\pi(2f_l) G_{EA}(2f_l)}{K_v^2}$$

중심점은 플랜트 계인에서 따라 나온다. $\Gamma_v = 0.744 V_{eq,max} / V_{eq,min}$ 은 ST 톨의 입력 전압 여유 계수다(부록 10.3).

식 50

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{G_o K_v E A_o}{\Gamma_v}}, \quad f_p = K_v f_{MB}, \quad f_z = \frac{f_{MB}}{K_v}$$

부품은 식 46 에서 따라 나온다. 고주파 pole 은 정한 f_{pHF} 에 두고, C_{fx} 는 옵토커플러 커패시턴스를 뺀 나머지가.

식 51

$$C_{Fo} = \frac{f_z}{f_p} \cdot \frac{CTR_s R_{FB}}{R_I R_B E A_o}, \quad C_F = C_{Fo} \left(\frac{f_p}{f_z} - 1 \right)$$

$$R_F = \frac{1}{2\pi f_z C_F}, \quad C_{fx} = \frac{1}{2\pi f_{pHF} R_{FB}} - C_{opto}$$

값마다 표준 부품으로 반올림한 뒤, 그 표준 부품이 주는 zero·pole·게인을 다시 계산해 그 값으로 루프를 검사한다.

6.31 루프 검사: crossover 주파수, phase margin, gain margin

루프 게인(식 39, 45)은 적분기 둘, zero 하나, pole 둘이다.

식 52

$$|T(\omega)| = \frac{G_o E A_o}{\omega^2} \cdot \frac{\sqrt{1 + (\omega/\omega_z)^2}}{\sqrt{1 + (\omega/\omega_p)^2} \sqrt{1 + (\omega/\omega_{px})^2}}$$

$$\arg T(\omega) = -180^\circ + \arctan \frac{\omega}{\omega_z} - \arctan \frac{\omega}{\omega_p} - \arctan \frac{\omega}{\omega_{px}}$$

-180° 는 적분기 둘의 몫이므로 **phase margin** 은 **crossover 주파수에서의 보상기 위상**이다. 식 52 의 분수를 $A(\omega)$ 라 하면 교차 조건 $\omega_c^2 = G_o E A_o A(\omega_c)$ 는 다음을 몇 번 되풀이해서 푼다.

식 53

$$\omega_c \leftarrow \sqrt{G_o E A_o A(\omega_c)}, \quad \text{starting from } \omega_c = \sqrt{G_o E A_o}$$

A 는 천천히 변하므로 solver 는 필요 없다. 그다음

식 54

$$\Phi_M = \arctan \frac{\omega_c}{\omega_z} - \arctan \frac{\omega_c}{\omega_p} - \arctan \frac{\omega_c}{\omega_{px}}$$

그림 38 에 세 숫자를 어디서 읽는지 보였다. 주파수를 루프의 crossover 주파수로 정규화했으므로 이런 루프 전부에 같은 모양이다. 7.14 절이 이 설계의 숫자를 같은 그림에 올린다.




그림 38: Type II 보상기를 단 2적분기 루프, crossover 주파수 단위. phase margin 은 f_c 에서 -180° 까지의 거리, gain margin 은 f_{180} 에서 0 dB 아래의 $|T|$ 다. $2f_c$ 의 점이 3차 고조파 검사가 읽는 게인이다.

6.32 gain margin, 그리고 검사가 필요한 이유

f_{px} 위에서는 zero 하나에 pole 이 둘이므로 위상이 계속 떨어지고 유한한 주파수에서 -180° 를 지난다. 이것도 탐색이 필요 없다.

식 55

$$f_{180} = \sqrt{f_p f_{px} - f_z(f_p + f_{px})}, \quad GM = -20 \log_{10} |T(f_{180})|$$

zero 가 두 pole 보다 충분히 아래에 있으면 근은 실수이고, K-factor 배치가 그렇게 만든다. 음수라면 어느 crossover 주파수에서도 phase margin 이 음이다. 6 dB 를 하한으로, 10 dB 를 여유 있는 값으로 판정한다. crossover 주파수가 수십 Hz 이면 여유는 보통 크다. 그것은 계산할 이유이지 가정할 이유가 아니다.

같은 식을 $2f_c$ 에서 계산해 식 41 에 넣으면 3차 고조파가 나오고, 검사가 완결된다.

6.33 버스트 threshold 에 대한 피드백 리플

crossover 주파수가 이렇게 낮으면 FB 핀에 $2f_c$ 리플이 남고, 그것이 반주기마다 지령 전력을 움직인다. 버스트 진입 threshold 를 넘으면 컨버터가 채터링한다. 버스트 점에서의 리플은

식 56

$$\Delta V_{FB} = \frac{P_{in, BM}}{V_{out}} \frac{1}{2\pi f_l C_{out}} G_{EA}(2f_l)$$

R_{BM} 을 낮추면 버스트 진입이 kΩ 당 0.01 V 씩 그 리플 아래로 내려가고, 리플은 양쪽으로 그것을 비켜 가야 한다.

식 57

$$\Delta R_{BM} = \frac{\Delta V_{FB}}{2 \times 0.01 \text{ V/k}\Omega}$$

crossover 주파수를 올리면 리플은 줄지만 distortion 이 나빠지므로, R_{BM} 이 현실적인 답이다.

이렇게 느린 루프는 큰 부하 스텝에서 스스로 회복하지 못한다. anti-saturation 회로가 회복시키는데, 그러려면 FB 핀이 전류 범위 전체를 쓸 수 있어야 한다. R_B 가 창 안에 있어야 하는 이유가 이것이다(식 47).

7 설계 예제

사양에서 부품값까지 설계 하나. 계산값마다 산수를 보인다. **90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력**, 센터탭 동기 정류, 벌크 커패시터 없음, boost 단 없음.

7.1 사양, 숫자의 종류별

숫자마다 부하와 상용전원이 주는 것, 설계자가 고르는 것, 아직 안 한 측정 대신 **가정한** 것 중 하나다.

항목	기호	값	종류	비고
상용전원 입력	V_{ac}, f_l	90 ~ 264 Vac, 47 ~ 63 Hz	주어짐	최악의 라인 주파수는 최저치이므로 모든 f_l 항에 47 Hz 를 쓴다
출력	V_{out}, I_{out}	25 V, 26.3 A (657.5 W)	주어짐	$V_{o,eff} = V_{out} + N_{rect} V_f = 25.0 \text{ V}, V_f = 0$
출력 리플, $2f_l$ pk-pk	Δv	V_{out} 의 5 % 이하 (1.25 V)	주어짐	컨버터가 아니라 부하가 정하는 값
hold-up	$T_{hold}, V_{o,min}$	100 Vac 에서 12 ms, 19 V 까지	주어짐	최악의 라인 위상인 리플 골에서 시작
2차 정류기	N_{rect}	1 (센터탭, SR)	선택	2차 도통 손실 절반, 소자 역전압 두 배
목표 직렬 공진	f_r	150 kHz	선택	자성 부품 크기를 정한다
사양 최대 f_{sw}	$f_{sw,max}$	225 kHz (1.5 f_r)	선택	λ 의 입력, 4.9 절
브리지 데드타임	t_D	220 ns	선택	ZVS 스위치가 넘어야 할 값
V_{CC} 공급	—	외부 12 V 레일	선택	보조 권선에 권선비 상한 없음
LLC 단 효율	η_{HB}	98 %	가정	95 % 가 나와도 R_{ac} 와 R_{CS} 가 약 3 % 움직일 뿐, 뒤 단계에 민감한 것은 없다

Single-Stage PFC LLC 컨버터 설계

항목	기호	값	종류	비고
오실레이터 idle 시간	T_{idle}	250 ns	가정	초안 데이터시트는 700 ns 라고도 하는데, 그러면 하한 여유가 없어진다 — 가장 먼저 짤 것
$R_{DS(on)}$ 온도 계수	k_T	1.8 / 1.9	가정	1차 / 2차, $T_{j,max}$ 에서 데이터시트 곡선을 읽음
버스트 진입점	r_{BM}	75 W (정격의 11 %)	가정	R_{BM} 을 정하고, 피드백 리플에 대해 검사

표 6: 사양. 이 장의 나머지는 전부 여기서 계산한다.

고조파 등급. IEC 61000-3-2 Class D 는 600 W 까지다. 이 설계는 입력에서 685 W 를 끌어오므로 Class A 의 절대 한도가 적용된다.

7.2 설계 결과

블록	값
탱크	C_r 100 nF, L_r 11 μ H, L_m 20 μ H, λ 0.55, f_r 151.7 kHz, f_o 90.4 kHz
트랜스포머	$N_p:N_s$ 15:2, n 6.02, n_T 7.50, L_{open} 31.0 μ H, L_{short} 11.0 μ H, $A_e \geq 103$ mm ² (B_{pk} 0.20 T)
주파수	낮은 코너에서 f_{sw} 127.1 kHz, 높은 코너에서 249.0 kHz
출력	470 μ F $\times$ 160 = 75.2 mF, 리플 1.18 V (4.74 %), hold-up 13.42 ms
컨트롤러	R_T 11 k Ω , C_T 470 pF, R_{CS} 24.0 m Ω , R_{CFG} 30 k Ω , R_{BM} 30 k Ω
루프	f_{cross} 17.57 Hz, Φ_M 49.64°, 3차 고조파 4.23 %

표 7: 주요 값. 각각이 어디서 나왔는지는 이 장의 나머지가 보인다.

7.3 판정 여유란 무엇인가

모든 검사는 설계가 가진 것을 필요한 것으로 나눈 값이다.

식 58

$$k = \frac{X_{act}}{X_{req}} \implies \text{pass when } k > 1$$

$k = 1.05$ 는 5 % 의 여지다. 가장 작은 k 가 설계의 가장 약한 곳이다.

검사	$k = \text{가진 것} / \text{필요한 것}$	대입	k
스윙 최악점의 ZVS	$T_{ZC,min} / t_D$	401 ns / 220 ns	1.824
오실레이터 하한이 아래쪽 공진을 넘는가	f_{Min} / f_o	92.25 kHz / 90.39 kHz	1.021
오실레이터 상한이 동작 최대를 넘는가	$f_{Max} / f_{sw,max}$	319.61 kHz / 249.03 kHz	1.283
과전류 threshold 가 탱크 피크를 넘는가	$I_{OCP1} / I_{Lr,pk}$	22.92 A / 18.32 A	1.251

검사	k = 가진 것 / 필요한 것	대입	k
달성 hold-up 대 요구 hold-up	$t_{\text{hold}} / T_{\text{hold}}$	13.42 ms / 12 ms	1.119
2차 손실 대 budget	$P_{\text{budget}} / P_{\text{SR,leg}}$	3.00 W / 2.83 W	1.063
1차 손실 대 budget	$P_{\text{budget}} / P_{\text{mos,dc}}$	3.00 W / 9.65 W	0.311

표 8: 판정 여유.

$k_{\text{Ploss}} = 0.311$ 은 계산 실패가 아니라 결과다: 고정된 1차 소자가 3 W budget 에 9.65 W 를 쓴다. 고정 소자 자리에서 그 budget 을 만족하는 단일 600 V 소자는 없으므로 설계는 그대로 가고, 히트싱크 문제는 실측으로 정한다(6.24 절). $k_{\text{floor}} = 1.021$ 은 안전해 보이지만, 트랜스포머 공차와 idle 시간이 둘 다 이 값을 움직이고 어느 쪽도 아직 2 % 정밀도로 알지 못한다.

7.4 숫자를 끝까지 따라가기

계산한 순서대로의 설계. 단계마다 식과 거기 넣은 숫자를 보인다. 결과는 표 9 에 모았다.

STEP 1 — 탱크가 통과시키는 전력. 브리지, EMI 필터, LLC 단이 각각 손실 budget 을 받고, 마지막은 η_{HB} 로 준다.

$$P_{\text{in}} = P_{\text{out}} + P_{\text{LLC}} + P_{\text{EMI}} + P_{\text{BR}} = 657.5 + 13.42 + 8.34 + 5.52 = \mathbf{684.8 \text{ W}}$$

$$P_{\text{in,LLC}} = P_{\text{in}} - P_{\text{BR}} - P_{\text{EMI}} = 684.8 - 5.52 - 8.34 = \mathbf{670.9 \text{ W}}$$

STEP 2 — 등가 입력의 두 코너. 상용전원의 한계가 아니라 모핑 threshold 다.

식 18, 다시

$$V_{ac,eq} = 2 V_{ac} \text{ (full bridge)} \quad V_{ac,eq} = V_{ac} \text{ (half bridge)}$$

$$V_{ac,eq,low} = \frac{245 V_{\text{pk}}}{\sqrt{2}} = \mathbf{173.2 V_{ac}} \quad V_{ac,eq,high} = \frac{2 \times 235 V_{\text{pk}}}{\sqrt{2}} = \mathbf{332.3 V_{ac}}$$

STEP 3 — 권선비. 입력은 감는 비 15 : 2 다. 만들 수 있는 것이 그것이기 때문이다(그냥 계산하면 $n = 6.046$). 모델 비는 거기서 실현된 λ 와 함께 따라 나온다(STEP 8).

식 21, 다시

$$n = k n_T, \quad k = \sqrt{\frac{L_m}{L_m + L_r}} = \frac{1}{\sqrt{1 + \lambda}}$$

$$n = \frac{n_T}{\sqrt{1 + \lambda_{act}}} = \frac{7.500}{1.2450} = \mathbf{6.024}$$

식 19, 다시

$$V_{refl} = n V_{o, eff} = n(V_{out} + N_{rect} V_f)$$

$$V_{refl} = n V_{o, eff} = 6.024 \times 25.0 = \mathbf{150.6 \text{ V}}$$

STEP 4 — 탱크에 요구되는 게인, 각 코너의 라인 피크($\theta = 90^\circ$)에서.

식 12, 다시

$$M(\theta) = \frac{n V_{o, eff}}{V_{drive}(\theta)} = \frac{2 n V_{o, eff}}{\sqrt{2} V_{ac, eq} \sin \theta}$$

$$M_{low} = \frac{2 \times 6.024 \times 25.0}{\sqrt{2} \times 173.24} = \mathbf{1.2294} \quad M_{high} = \frac{2 \times 6.024 \times 25.0}{\sqrt{2} \times 332.34} = \mathbf{0.6409}$$

STEP 5 — 탱크가 보는 부하. 교과서의 8 이 아니라 4 다. $P_{in, LLC}$ 가 라인 피크 전력이기 때문이다(6.4 절).

식 20, 다시

$$R_{ac} = \frac{4}{\pi^2} \frac{n^2 V_{o, eff}^2}{P_{in, LLC}}$$

$$R_{ac} = \frac{4}{\pi^2} \frac{6.024^2 \times 25.0^2}{670.9} = \mathbf{13.70 \text{ } \Omega}$$

STEP 6 — Q 한도와 설계 임피던스. 낮은 코너에서, 탱크가 M_{low} 에 아직 닿는 Q 와 ZVS 가 t_D 안에 아직 끝나는 Q. 작은 쪽을 쓴다(식 1).

$$Q_{ZVS} = \mathbf{1.7019} \quad Z_{0, design} = R_{ac} Q_{ZVS} = 13.70 \times 1.7019 = \mathbf{23.32 \text{ } \Omega}$$

STEP 7 — C_r 과 L_r . C_r 은 Q 여유를 위해 일부러 위로 잡는다. L_r 은 선택한 C_r 과 짝이다.

식 2, 다시

$$f_r = \frac{1}{2\pi\sqrt{L_r C_r}}$$

$$C_r = \frac{1}{2\pi f_r Z_{0, design}} = \frac{1}{2\pi \times 150 \text{ kHz} \times 23.32 \text{ } \Omega} = 45.50 \text{ nF} \rightarrow \mathbf{100 \text{ nF}}$$

$$L_r = \frac{1}{(2\pi f_r)^2 C_r} = \frac{1}{(2\pi \times 150 \text{ kHz})^2 \times 100 \text{ nF}} = 11.26 \text{ } \mu\text{H} \rightarrow \mathbf{11 \text{ } \mu\text{H}}$$

Single-Stage PFC LLC 컨버터 설계

STEP 8 — λ 와 L_m . λ 후보 넷 중 가장 큰 것이 결정한다.

식 16, 다시

$$\lambda_2 = \frac{\lambda_1}{1 - \left(\frac{f_r}{f_{sw, max}}\right)^2} \quad \lambda_{TD} = \frac{\lambda_1}{1 - \frac{\pi^2}{8} \left(\frac{f_r}{f_{sw, max}}\right)^2}$$

$$\lambda_1 = 0.560, \quad \lambda_2 = 1.009, \quad \lambda_{TD} = \mathbf{1.241} \quad \Rightarrow \quad L_m = \frac{L_r}{\lambda_{TD}} = \frac{11}{1.241} = 8.87 \mu\text{H}$$

그 8.9 μH 는 높은 코너의 No load 조건인데, 이 설계는 그것을 알고도 만족시키지 않으므로(4.10 절) 거기로 반올림하지 않는다. L_m 은 n 과 함께 n_T 를 감을 수 있게 고른다.

$$L_m = \mathbf{20 \mu\text{H}} \quad \lambda_{act} = \frac{L_r}{L_m} = \frac{11}{20} = \mathbf{0.550}$$

STEP 9 — 선정된 부품이 만드는 값. 이 뒤의 모든 검사는 이 값에 대해 잰다.

식 3, 다시

$$f_o = \frac{1}{2\pi\sqrt{(L_r + L_m)C_r}}$$

$$f_r = \frac{1}{2\pi\sqrt{11 \mu\text{H} \times 100 \text{ nF}}} = \mathbf{151.7 \text{ kHz}} \quad f_o = \frac{1}{2\pi\sqrt{31 \mu\text{H} \times 100 \text{ nF}}} = \mathbf{90.4 \text{ kHz}}$$

$$Z_0 = \sqrt{\frac{11 \mu\text{H}}{100 \text{ nF}}} = 10.49 \Omega \quad Q_{pk} = \frac{Z_0}{R_{ac}} = \frac{10.49}{13.70} = \mathbf{0.766}$$

$$n_T = n\sqrt{1 + \lambda_{act}} = 6.024 \times 1.2450 = \mathbf{7.500} = 15 : 2$$

단계	항목	식	결과
1	$P_{in}, P_{in, LLC}$	—	684.8 W, 670.9 W
2	$V_{ac, eq}$, 낮은·높은 코너	18	173.2, 332.3 Vac
3	n, V_{refl}	21, 19	6.024, 150.6 V
4	M_{low}, M_{high}	12	1.2294, 0.6409
5	R_{ac}	20	13.70 Ω
6	$Q_{ZVS}, Z_{0, design}$	1	1.7019, 23.32 Ω
7	C_r, L_r	2	45.5 $\rightarrow$ 100 nF, 11.26 $\rightarrow$ 11 μH

Single-Stage PFC LLC 컨버터 설계

단계	항목	식	결과
8	$\lambda_{req}, L_m, \lambda_{act}$	16	1.241, 20 μ H, 0.550
9	f_r, f_o, Q_{pk}, n_T	2, 3, 1	151.7 kHz, 90.4 kHz, 0.766, 7.500

표 9: 설계, 단계별로: 아홉 단계의 결과.

STEP 7 과 8 이 판단이 들어가는 곳이다: 계산값 45.5 에 대해 C_r 100 nF, 8.9 에 대해 L_m 20 μ H. 둘 다 Q_{pk} 를 낮추고 λ 를 지키며, ZVS 여유는 거기서 온다.

No load 해: 없음. 이 탱크의 No load 게인은 $M_{\infty} = 0.6452$ 가 하한인데, 높은 코너의 요구는 그보다 낮은 0.6409 이다. No load 에서 그 게인에 닿는 주파수는 없고, 차이가 1 % 미만이라 Full load 검사로는 보이지 않는다. 그 영역은 버스트 모드의 몫이다(4.10 절).

7.5 운전 영역 전체의 ZVS

6.5 절의 닫힌 식은 이 탱크에서 292 ns 를 주는데, 스위칭은 460 ns 다(36 % 보수적). 같은 계열의 다른 탱크에서는 23 % 낙관적이다. 설계 $\lambda = 1.241$ 대신 $\lambda_{act} = 0.550$ 으로 읽으면 -471 ns, inductive 탱크에 capacitive 답을 내놓는다. 이 설계는 스위칭으로 판정한다.

Full load 곡선의 capacitive 경계($\arg Z_{in} = 0$)는 110.1 kHz 이고, 게인 피크는 그보다 낮은 105.4 kHz 로 거기엔 아직 8.4° 의 capacitive 위상이 남아 있다(2.9 절). 어느 쪽도 판정에는 쓰지 않는다.

최악점은 탱크를 설계한 코너가 아니다. 낮은 등가 입력의 Full load 는 게인 요구가 정해지는 곳이고, 거기서는 $T_{ZC} = 460$ ns, 여유 2.09 다. 표에서 가장 작은 숫자는 **25 % 부하, 등가 332.3 Vac 코너의 401 ns**, $t_D = 220$ ns 에 대해 여유 1.82 다. 이 설계를 판정하는 숫자는 그것이다.

높은 입력 전압의 Light load 가 ZVS 코너가 될 수 있는 이유. 브리지 노드를 흔드는 전하는 자화 전류가 옳기고, 그 피크는 $V_{in}/(4f_{sw}L_m)$ 으로 간다. 부하를 덜면 컨트롤러가 게인을 줄이려고 f_{sw} 를 올리므로, 노드가 옮겨야 할 커패시턴스는 그대로인데 그 전류가 줄어든다. 설계 코너만 보면 없는 여유를 보고한다.

7.6 이 설계의 게인 차트

그림 39 에 4.5 절의 차트를 이 탱크($\lambda_{act} = 0.550$, $Q_{pk} = 0.766$)로 그렸고, 입력 전압마다 패널 하나다: 모핑 경계 둘과 실제 상용전원 전압 넷. 곡선은 모든 패널에서 같고 요구 게인 선만 움직인다. 표시한 교차점이 스위칭의 바탕이 되는 동작점이다.

Single-Stage PFC LLC 컨버터 설계




그림 39: 이 설계의 게인 차트, 여섯 입력 전압을 낮은 것부터. 왼쪽 위는 HB 경계(등가 173 Vac): 요구 게인이 가장 높고 교차점은 f_r 아래. 오른쪽 아래는 FB 경계(등가 332 Vac): 요구 게인이 가장 낮고 교차점은 f_r 위. 풀브리지의 90 Vac 는 HB 경계 근처에, 풀브리지의 110 Vac 는 하프브리지의 230 Vac 근처에 오므로, 두 입력 전압대가 탱크에는 비슷해 보인다. 위상마다 같은 색의 점선과만 비교한다.

입력 전압	θ	$Q(\theta)$	$M_{req}(\theta)$	f_{sw}/f_r	f_{sw}
HB 경계, 173 Vac 등가	90°	0.766	1.229	0.838	127.1 kHz
	60°	0.574	1.420	0.778	118.1 kHz
	45°	0.383	1.739	0.731	110.9 kHz
90 Vac (FB), 180 Vac 등가	90°	0.766	1.183	0.865	131.3 kHz
	60°	0.574	1.366	0.796	120.8 kHz
	45°	0.383	1.673	0.742	112.5 kHz
110 Vac (FB), 220 Vac 등가	90°	0.766	0.968	1.030	156.3 kHz
	60°	0.574	1.118	0.912	138.3 kHz
	45°	0.383	1.369	0.810	122.9 kHz
230 Vac (HB), 230 Vac 등가	90°	0.766	0.926	1.075	163.1 kHz
	60°	0.574	1.069	0.944	143.3 kHz

Single-Stage PFC LLC 컨버터 설계

입력 전압	θ	$Q(\theta)$	$M_{req}(\theta)$	f_{sw}/f_r	f_{sw}
264 Vac (HB), 264 Vac 등가	45°	0.383	1.310	0.829	125.8 kHz
	90°	0.766	0.807	1.242	188.5 kHz
	60°	0.574	0.932	1.071	162.5 kHz
FB 경계, 332 Vac 등가	45°	0.383	1.141	0.901	136.8 kHz
	90°	0.766	0.641	1.641	249.0 kHz
	60°	0.574	0.740	1.435	217.8 kHz
	45°	0.383	0.906	1.106	167.8 kHz

표 10: 그림 39 에 표시한 교차점, 모든 입력 전압에서. $Q = Q_{pk} \sin^2 \theta$, $M_{req} = M_{pk} / \sin \theta$ 이고, M_{pk} 는 $1/V_{eq}$ 로 HB 경계의 1.229 에서 FB 경계의 0.641 까지 내려간다.

읽을 것은 셋이다.

- **HB 경계가 탱크를 정한다.** 등가 173 Vac 는 탱크가 보는 최저 전압이므로 그 라인 피크 요구 $M_{pk} = 1.229$ 이 요구되는 게인 중 가장 크다. $f_{sw}/f_r = 0.838$ 에서 만족되고, M_z 의 오른쪽으로 넉넉하다: inductive.
- **FB 경계가 주파수를 정한다.** 등가 332 Vac 에서 라인 피크 교차점은 249 kHz 이고, 상용전원 최대가 아니라 이것이 오실레이터 상한이 넘어야 할 값이다(7.16 절).
- **상용전원 전압 넷은 두 경계 사이에 있다.** 풀브리지의 90 Vac(등가 180 Vac)는 HB 경계보다 4 % 위일 뿐이라 90 Vac 쪽은 게인 최악 조건 가까이에서 돈다. 풀브리지의 110 Vac(220)와 하프브리지의 230 Vac(230)는 5 % 차이다: 모핑이 두 전압대를 탱크에 거의 같게 만든다. 264 Vac(264)는 FB 경계보다 아직 21 % 아래다.
- **FB 경계는 λ 도 판정한다.** 거기서 라인 피크 요구는 0.641 이고 No load 하한은 $M_{\infty} = 0.645$ 이다. 요구가 하한보다 낮으므로 높은 입력 전압의 No load 에서는 만족하는 주파수가 없고, 버스트 모드가 컨버터를 맡는다(4.10 절).

여섯 패널은 여섯 설계가 아니라 한 축 위의 여섯 지점이다. 곡선은 입력 전압에 무관하다: $M(f_n, Q)$ 는 λ_{act} 와 Q_{pk} 가 고정한다. 입력 전압은 M_{req} 를 통해서만 들어온다.

7.7 이 설계는 공진의 어느 쪽에서 도는가

$n_T = 7.50$ 에서는 가장 낮은 입력 전압을 빼면 어디서나 탱크가 라인 주기마다 얼마간 f_r 위에서 돈다. 거기서는 2차가 전류 0 턴오프를 잃으므로, 정류기의 바디 다이오드와 SR 데드타임을 검사해야 한다.

Single-Stage PFC LLC 컨버터 설계




그림 40: 라인 반주기에 걸쳐 컨버터가 f_r 의 어느 쪽에 있는가, 여섯 입력 전압에서. 모든 곡선이 영교차에서 f_o 로 모인다. 범례의 백분율은 반주기 중 f_r 위에서, 곧 전류 0 턴오프 없이 보내는 비율이다.

입력 전압 (브리지 모드)	V_{eq} (Vac rms)	피크 f_{sw}	f_r 의 어느 쪽
HB 경계, 173 Vac 등가	173 Vac	127.1 kHz	below
90 Vac (FB), 180 Vac 등가	180 Vac	131.3 kHz	below
110 Vac (FB), 220 Vac 등가	220 Vac	156.4 kHz	above
230 Vac (HB), 230 Vac 등가	230 Vac	163.2 kHz	above
264 Vac (HB), 264 Vac 등가	264 Vac	188.5 kHz	above
FB 경계, 332 Vac 등가	332 Vac	249.0 kHz	above

표 11: 반주기 동안의 피크 f_{sw} , $f_r = 151.7$ kHz 에 대해. 여섯 입력 전압 중 4 개가 주기의 일부에서 above 로 넘어간다.




그림 41: 영교차 근처에서 요구 게인이 발산하고 부하가 사라지는 일이 함께 일어나므로, 동작점은 $f_o = 90.4$ kHz 로 모인다(4.2 절).

7.8 이 설계가 흘러야 하는 전류

Single-Stage PFC LLC 컨버터 설계

정격은 최악의 스위칭 사이클에서, 손실은 라인 사이클 실효값에서 오므로 둘 다 적는다. 피크는 낮은 등가 코너의 라인 피크(표 10 의 $\theta = 90^\circ$)에서 한 사이클을 읽은 것이다. 합성 피크는 합의 피크다. 두 성분의 피크가 다른 순간에 오기 때문이다.

$$I_{Lr,pk} = \max_t |i_{Lm}(t) + i_{trafo}(t)| = 18.32 \text{ A} < 12.41 + 16.37 = 28.78 \text{ A}$$

실효값은 한 스위칭 주기의 실효값을 라인 반주기에 걸쳐 5점 Simpson 법으로 I^2 평균한 것이다.

$$I_{lc} = \sqrt{\frac{2}{\pi} \int_0^{\pi/2} I_{rms}^2(\theta) d\theta} \approx \sqrt{\frac{1}{12} \sum_k w_k I_{rms}^2(\theta_k)}, \quad w = \{1, 4, 2, 4, 1\}$$

그래서 라인 사이클 1차 실효값 10.93 A 는 최악 사이클의 13.76 A 보다 작다.




그림 42: 낮은 등가 코너, Full load 의 합성 탱크 전류. 그 피크가 두 성분 피크의 합이 아닌 이유: 두 피크가 다른 순간에 온다.

항목	값	쓰이는 곳
f_{sw}	127.1 kHz	오실레이터 하한 검사
$I_{sec,pk}$	98.6 A	2차 정류기 피크
$I_{trafo,pk}$	16.37 A	반사 부하 성분
$I_{Lm,pk}$	12.41 A	자화 성분
합성 탱크 피크	18.32 A	1차 소자 정격, OCP 여유
$I_{pri,rms}$ (최악 사이클)	13.76 A	1차 실효 정격

Single-Stage PFC LLC 컨버터 설계

항목	값	쓰이는 곳
I_{pri} (라인 사이클 실효값)	10.93 A	1차 도통 손실
I_{rect} 레그당 (라인 사이클 실효값)	28.34 A	2차 도통 손실
I_{Cout} (라인 사이클 실효값)	30.24 A	출력 뱅크 리플 전류

표 12: 낮은 등가 코너, Full load, $\theta = 90^\circ$ 의 전류.

7.9 트랜스포머, 만든 대로

탱크가 요구하는 것은 $L_r = 11 \mu\text{H}$, $L_m = 20 \mu\text{H}$, $n_T = 7.50$ 이다. 트랜스포머는 한 부품이다: 15 턴 1차와, 센터탭에서 만나는 2 턴 2차 둘 NS2·NS3. 유닛 여러 개의 직렬(6.21 절)은 여기 필요 없다.




그림 43: 각 숫자를 어디서 읽나. 위: 최악 사이클(HB 경계, 등가 173 Vac 의 라인 피크, Full load)의 한 스위칭 주기 동안의 1차 전류, 2차 두 권선의 전류, 2차 권선 전압. 아래 왼쪽과 가운데: 입력 반주기에 걸친 두 권선 전류의 실효값, 여섯 입력 전압에서. HB 경계가 두 권선 모두에서 가장 많이 흘리므로 표는 거기서 읽는다. 아래 오른쪽: DC overlap 벤치 시험. 동그라미 번호는 표 4의 행이다.

Single-Stage PFC LLC 컨버터 설계

항목	값	비고
턴수	N_p 15 T; NS2 2 T, NS3 2 T; NAUX 3 T	$n_T = 15 / 2 = 7.5$; 보조 권선은 ZCD sensing 전용
Open 인덕턴스	31.0 μ H	$L_r + L_m$, 다른 권선 전부 Open
Short 인덕턴스	11.0 μ H	이것이 L_r 이다: 별도 공진 인덕터 없음
A_L	138 nH	Open 인덕턴스 / N_p^2 ; 코어 갭을 여기에 맞춘다

표 13: 트랜스포머, 감은 대로, 사양대로.

핀. ETD 49/25/16DG 코어의 B66368 보빈에는 핀이 두 줄 10 개씩 20 개 있다. NP1 과 ZCD 보조 권선이 한 줄, NS2 와 NS3 가 다른 줄을 쓰고, 2차 단자마다 핀 두 개다. 센터탭은 보드에서 만든다.




그림 44: 핀 번호를 붙인 회로 기호, 그리고 B66368 보빈 위의 같은 핀(20 핀, 피치 5.08 mm, 줄 간격 40.64 mm). 권선 색의 고리가 그 권선의 핀이고, 회색 핀은 빈 핀이다. 극성점 쪽 끝이 각 쌍의 첫 핀이다. 데이터시트에는 핀 번호가 없다. 여기 적은 번호는 핀 1 에서 한 줄을 따라 세고 다른 줄로 돌아오는 관례다. 사양서를 내기 전에 보빈 도면으로 확인할 것. 배정은 번호에 달려 있지 않고, 인쇄된 숫자만 달라진다.

권선	핀 (시작 - 끝)	턴수	도체	줄
NP1 1차	1+2 - 4+5	15 T	Litz 310 $\times$ $\varnothing$ 0.10 mm	앞줄 1-10
NAUX 보조 (ZCD)	8 - 10	3 T	아무 선, sensing 전용	앞줄 1-10
NS2 2차	11+12 - 14+15	2 T	포일 0.20 $\times$ 10.5 mm, 3 장 병렬	뒷줄 11-20
NS3 2차	16+17 - 19+20	2 T	같은 포일, NS2 위에	뒷줄 11-20
센터탭	14, 15, 16, 17, PCB 에서 결합	—	—	뒷줄 11-20

Single-Stage PFC LLC 컨버터 설계

권선	핀 (시작 - 끝)	턴수	도체	출
빈 핀	3, 6, 7, 9, 13, 18	—	NC	양쪽 줄

표 14: 권선-핀 배정.

극성. 그린 대로의 극성점이면 레그 1 의 로우사이드 스위치가 켜진 동안 ZCD 가 양이다. 요구 조건대로다. NS2 와 NS3 는 같은 방향으로 감고, 탭은 NS2 의 끝과 NS3 의 시작을 잇는다. 표 13 에서 숫자 셋이 더 따라 나온다.

피크 자속 밀도, f_r 에서:

식 24, 다시

$$B_{pk} = \frac{V_{out, eff}}{4 f_r N_s A_e} \implies A_e \geq \frac{V_{out, eff}}{4 f_r N_s B_{max}}$$

$$B_{pk} = \frac{25.0 \text{ V}}{4 \times 151.75 \text{ kHz} \times 2 \times 211.0 \text{ mm}^2} = \mathbf{98 \text{ mT}}$$

$$A_e \geq \frac{25.0 \text{ V}}{4 \times 151.75 \text{ kHz} \times 2 \times 0.20 \text{ T}} = \mathbf{103 \text{ mm}^2}$$

자화 피크, L_μ 로 ($i_{\mu, pk}$ 와 같다):

식 32, 다시

$$I_{eq} = \frac{B_{pk} N_p A_e}{L_\mu}$$

$$I_{eq} = \frac{0.0976 \text{ T} \times 15 \times 211.0 \text{ mm}^2}{24.90 \text{ } \mu\text{H}} = \mathbf{12.41 \text{ A}} = i_{\mu, pk}$$

포화 시험 전류, OVP2 출력 전압에서의 자화 피크:

식 33, 다시

$$I_{sat} = I_{eq} \frac{V_{OVP2}}{V_{out, eff}}$$

$$I_{sat} = 12.41 \text{ A} \times \frac{30.61 \text{ V}}{25.0 \text{ V}} = 12.41 \times 1.2244 = \mathbf{15.2 \text{ A}}$$

Single-Stage PFC LLC 컨버터 설계




그림 45: 동작 중에는 2차가 1차 암페어턴의 대부분을 상쇄한다. 2차를 열면 시험 전류 전부가 코어를 자화시킨다. 그래서 설계 자속은 벤치에서 탱크 피크 18.32 A 가 아니라 12.41 A 에서 도달한다.

이 설계의 숫자로 본 OVP2 의 이유. OVP1 은 28.16 V 로 출력의 1.126 배, OVP2 는 30.61 V 로 1.224 배다. OVP1 에서는 컨트롤러가 스위칭을 계속하므로 코어가 구동되는 채로 자속이 110 mT 까지 갈 수 있다. OVP2 에서는 멈추므로, 120 mT 가 이 코어에 요구되는 가장 큰 자속이다. 재료 데이터의 N95 고온 B_s 와 견줄 숫자가 이것이다. 사양서의 줄은 이렇다: DC overlap, 초기 인덕턴스의 90 % 이상, 시험 전류 15 A, 상온(표 17).

이 부품에서 시험하는 법. LCR 미터를 1차(NP1, 표 14 의 핀)에 걸고, 2차 둘과 센터탭, 보조 권선은 전부 open 으로 둔다. 소신호는 누설 시험과 같은 100 kHz, 1 V. 바이어스 전류를 0 에서 15 A 를 넘을 때까지 단계로 올리며 단계마다 인덕턴스를 기록한다. 15 A 에서의 L 이 0 A 에서의 L 의 0.9 이상이면 합격이고, 0 A 의 L 은 $L_{open} \approx 31.0 \mu H$ 다. 단계마다 짧게: DC 는 권선 저항으로 권선을 데우고, 뜨거운 코어는 더 일찍 포화한다. 곡선의 무릎이 15 A 아래에 있는 부품은 L_{open} 이 맞아도 갭이 모자라거나 코어가 틀린 것이다. 고온 코어에 대한 여유는 시험이 아니라 B_{pk} 에 있다.

OVP2 가 없었다면. 전류 제한이 유일한 상한이 된다: OCP1 은 22.92 A 에서 트립하고, OVP2 기준 15.2 A 의 1.51 배다. 같은 L_{μ} 에서 이 코어의 자속은 180 mT 인데, 이 코어는 자속 목표가 요구하는 면적의 약 두 배를 갖고 있다. 0.20 T 목표에 맞춰 잡은 코어라면 같은 비가 0.30 T 를 요구하고, 코어 면적이나 N_s 가 그 비만큼 커져야 한다. 관행값 $i_{\mu,pk}$ 의 1.3 배는 16.1 A 로, 우연히 OVP2 값과 비슷할 뿐 뒤에 아무 사건도 없다.

7.10 코어와 권선

코어는 TDK **ETD 49/25/16DG**, N95 (코어 B66367, 보빈 B66368) 이고, 중앙 다리를 $A_L = 138 \text{ nH}$ 로 갈아 갭이 약 1.1 mm 다. 그림 46 에 단면과 권선을, 표 15 에 항목을, 표 16 에 산수를 실었다.

Single-Stage PFC LLC 컨버터 설계




그림 46: 코어 단면(왼쪽, 실제 비율), 보빈을 따라 편 권선(오른쪽 위, 실제 비율), 2차의 층별 구성(오른쪽 아래, 비율 무시). 1차와 2차는 6.35 mm 를 두고 나란히 놓인다. 동그라미 번호는 표 15 의 행이다.

표시	항목	턴수	도체, 배치
1	NP1 1차, 핀 1+2 - 4+5	15 T	Litz 310 × Ø0.10 mm (다발 Ø2.37 mm), 3 층 5/5/5 턴
2	NS2 2차, 핀 11+12 - 14+15	2 T	포일 0.20 × 10.5 mm, 턴마다 3 장 병렬; 보빈 위에
3	NS3 2차, 핀 16+17 - 19+20	2 T	같은 포일, NS2 위에
4	분리	—	1차와 2차 사이 6.35 mm; L_{short} 를 정한다
5	마진 테이프	—	양쪽 플랜지에 2.0 mm
6	중앙 다리 갭	—	총 약 1.1 mm, $A_L = 138$ nH 로 연마
7	창	—	$A_N = 269$ mm ² , 그중 동선 62 mm ²
—	NAUX 보조, 핀 8 - 10	3 T	아무 선; ZCD sensing 전용

표 15: 그림의 항목.

표 16 의 숫자 셋은 단순한 나눗셈이 아니라 여기서 먼저 계산한다.

skin depth, f_r 에서, 100 °C 의 구리($\rho = 2.26 \times 10^{-8} \Omega m$):

식 28, 다시

$$\delta = \sqrt{\frac{\rho}{\pi f \mu_0}}$$

Single-Stage PFC LLC 컨버터 설계

$$\delta = \sqrt{\frac{2.26 \times 10^{-8}}{\pi \cdot 151.7 \times 10^3 \cdot 4\pi \times 10^{-7}}} = 0.194 \text{ mm}$$

$2\delta = 0.39 \text{ mm}$ 보다 굵은 도체는 전류를 더 흘리지 못하므로 1차는 Litz 다. 그 안에 여유 있게 들어가는 표준 가닥은 $d_s = \phi 0.10 \text{ mm}$, 2δ 의 1/3.9 다. 그 동선 면적과 가닥 수는 식 29 다.

식 29, 다시

$$a_s = \frac{\pi d_s^2}{4}, \quad n_s = \left\lceil \frac{A_{cu}}{a_s} \right\rceil$$

$$a_s = \frac{\pi \cdot (0.10)^2}{4} = 0.00785 \text{ mm}^2, \quad n_s = \left\lceil \frac{2.43}{0.00785} \right\rceil = 310$$

서빙한 다발의 외경, $k_{litz} = 0.55$ 로:

식 30, 다시

$$d_{litz} = \sqrt{\frac{4A_{cu}}{\pi k_{litz}}}$$

$$d_{litz} = \sqrt{\frac{4 \cdot 2.43}{\pi \cdot 0.55}} = 2.37 \text{ mm}$$

2차는 포일이다. 6.30 mm^2 을 환선으로 만들면 전체 권선보다 굵은 다발이 된다. $t_f = 0.20 \text{ mm}$ 에서 식 31 은

$$w_f = \frac{6.30}{0.20} = 31.5 \text{ mm}, \quad n_f = \left\lceil \frac{31.5}{12.0} \right\rceil = 3 \Rightarrow 3 \times 10.5 \text{ mm}$$

이므로 한 턴은 **10.5 mm 스트립 3 장 병렬**, 반경 방향으로 쌓는다.

단계	1차 NP1	2차 NS2
실효 전류	10.93 A	28.34 A
$J = 4.5 \text{ A/mm}^2$ 에서의 동선 면적	$10.93 / 4.5 = 2.43 \text{ mm}^2$	$28.34 / 4.5 = 6.30 \text{ mm}^2$
도체 ($\delta = 0.194 \text{ mm}$, 식 28)	$\phi 0.10 \text{ mm}$ 가닥의 Litz, 가닥당 $a_s = 0.00785 \text{ mm}^2$ (식 29): $2.43 / 0.00785 = 310$ 가닥, 다발 $\phi 2.37 \text{ mm}$ (식 30)	두께 0.20 mm 포일: $6.30 / 0.20 =$ 폭 31.5 mm , 10.5 mm 스트립 3 장 병렬
턴수	15, 3 층 (5/5/5)	2
보빈 위의 폭	$5 \times 2.37 = 11.86 \text{ mm}$	10.5 mm

Single-Stage PFC LLC 컨버터 설계

단계	1차 NP1	2차 NS2
반경 방향 두께	$3 \times 2.37 = 7.11 \text{ mm}$	NS2 + NS3: $12 \times (0.20 + 0.05) = 3.0 \text{ mm}$
권선 사이에 남는 폭	$32.7 - 2 \times 2.0 - 11.86 - 10.5 = 6.35 \text{ mm}$	
창 안의 동선	$15 \times 2.43 + 4 \times 6.30 = 61.6 \text{ mm}^2$, $k_u = 0.30$ 에서 A_N 의 76 %	

표 16: 권선, 전류에서 동선까지. NS3 는 NS2 와 같다.

벤더가 썰 수 있는 것으로 줄이면 이것이 사양서다. L_u 는 일부러 뺐다(6.10 절).

항목	값	조건
코어	ETD 49/25/16DG, N95, A_L 138 nH	코어 B66367, 보빈 B66368; 분산 갭
턴수	N_p 15 T; NS2 2 T, NS3 2 T; NAUX 3 T	2차 권선 둘, 센터탭은 부품 밖에서
Open 인덕턴스	31.0 μH , 최악 -4.1 %	1차, 다른 권선 전부 Open
누설 인덕턴스	11.0 $\mu\text{H} \pm 10 \%$	1차, 2차 Short
DC overlap	초기 인덕턴스의 90 % 이상	시험 전류 15 A (표시 7)
1차 전류	10.9 A rms / 18.3 A pk	라인 사이클 실효값(표시 2), 합성 피크(표시 1)
2차 전류, 권선마다	28.3 A rms / 99 A pk	라인 사이클 실효값(표시 5), 피크(표시 4)
코어 면적	$A_e \geq 103 \text{ mm}^2$	B_{pk} 를 0.20 T 이하로(표시 6)
스위칭 주파수	127 ~ 249 kHz	Full load 에서

표 17: 설계 예제의 트랜스포머 사양.

7.11 출력 뱅크, 정한 대로

6.23 절의 두 조건, 큰 쪽이 이긴다. 리플, Δv 를 비율로:

식 35, 다시

$$C_{out} \geq \frac{P_{out}}{2\pi f_{l, min} \Delta v V_{out}^2}$$

$$C_{out} \geq \frac{657.5 \text{ W}}{2\pi \times 47 \text{ Hz} \times 0.05 \times 625 \text{ V}^2} = 71.25 \text{ mF}$$

hold-up, V_{out} 에서 리플 절반 아래에서 시작:

식 36, 다시

$$C_{out} \geq \frac{2P_{out}T_{hold}}{\left(V_{out} - \frac{1}{2}\Delta v_{pp}\right)^2 - V_{o,min}^2}$$

$$C_{out} \geq \frac{2 \times 657.5 \text{ W} \times 0.012 \text{ s}}{24.41^2 - 19^2} = \mathbf{67.22 \text{ mF}} \quad (\text{started at } V_{out} : 59.77 \text{ mF})$$

어느 쪽이 이기나, $k = V_{o,min}/V_{out} = 0.760$ 에서:

식 37, 다시

$$\left(1 - \frac{\Delta v}{2}\right)^2 - k^2 > 4\pi f_l \Delta v T_{hold}$$

$$0.373 > 0.354 \implies \text{ripple decides}$$

두 변은 1.060 배 차이일 뿐이다. 리플 10 % 이면 뒤집힌다. 실장한 뱅크는 71.2 mF 바로 위의 조합이다: $470 \mu\text{F} \times 160 = 75.2 \text{ mF}$.




그림 47: 왼쪽: 두 조건 모두 $1/V_{out}^2$ 으로 내려간다. 25 V 에서 리플은 71.2 mF, hold-up 은 67.2 mF 를 요구한다. 오른쪽: 같은 hold-up 에너지 7.9 J 을 담는 데 400 V 버스에서는 274 μF 한 개면 되고, 여기서는 67.2 mF, 245 배가 든다. 그 비가 이 구조의 대가다.

항목	값	기준
달성 리플	1.18 V (4.74 %)	허용 5 %
달성 hold-up	13.42 ms	요구 12 ms — 골이 아니라 V _{out} 에서 시작하면 15.10 ms

Single-Stage PFC LLC 컨버터 설계

항목	값	기준
리플 전류, 스위칭 성분	23.8 A rms	—
리플 전류, $2f_L$ 성분	18.6 A rms	위와 직교
리플 전류, 합계	30.24 A rms	160 개 각각에 0.19 A
뱅크 ESR	0.1875 mΩ	개당 30 mΩ, 160 개 병렬
리플과 노이즈	17.4 mV	10 μF 세라믹 바이패스 포함

표 18: 선정한 뱅크가 실제로 주는 것, 그리고 견뎌야 하는 것.

7.12 전력은 어디로 가나

사양은 손실 27.3 W 를 허용했고, 부품을 고르기 전에 셋으로 나뉘었다. 나중에 계산한 소자 손실이 그 분배와 맞을 이유는 없고, 여기서도 맞지 않는다.

항목	값	비고
budget — 입력 브리지	5.52 W	동기 브리지 가정
budget — EMI 필터	8.34 W	—
budget — LLC 단	13.42 W	$P_{in,LLC}$ 의 $\eta_{HB} = 98\%$
1차 도통, 고정 소자	9.65 W	스위칭하지 않는 하프브리지 레그 — 단일 항목 중 최대
1차 스위칭, 세 자리	4.83 W	문제없음
2차 정류기	5.65 W	소자당 1.411 W, 레그당 2 개 병렬
전류 sense 저항	2.86 W	최악 스위칭 사이클에서 4.54 W
출력 커패시터 ESR	0.162 W	—
항목 합계	23.15 W	자성 부품은 안 들어 있다

표 19: 가정한 budget 과 계산한 소자 손실. 둘째 묶음은 첫째의 내역이 아니다.

고정된 1차 소자, 하프브리지 모핑에서 쉬는 레그의 로우사이드 스위치는 라인 사이클 실효 전류 전부를 계속 흘리고, $R_{DS(on)}$ 은 고온 값, 25 °C 의 45 mΩ 의 $k_T = 1.8$ 배다(6.24 절).

$$P_{cond} = I_{pri}^2 k_T R_{DS(on), 25} = (10.93)^2 \cdot 1.8 \cdot 45 \times 10^{-3} = 9.65 \text{ W}$$

2차 정류기 각각은 병렬 2 개로 레그 전류를 나눠 흘리고, 3.7 mΩ 에 $k_T = 1.9$ 이다.

$$P_{SR} = \left(\frac{28.34}{2} \right)^2 \cdot 1.9 \cdot 3.7 \times 10^{-3} = 1.411 \text{ W per device}$$

효율 가정은 낙관적이다. 항목별 소자 손실은 23.2 W 로, $\eta_{HB} = 98\%$ 가 허용하는 13.4 W 를 트랜스포머 전에 이미 넘는다. 전기적으로 여기에 달린 것은 없다. 열 설계는 달려 있고, 그것은 실측으로 정한다.

7.13 반도체는 무엇이어야 하나

부품 번호가 아니라 요구조건이다(6.24 절).

항목	요구조건
1차 드레인-소스 전압	$\geq 485 \text{ V}$, 그래서 600 V 급
1차 바디 다이오드	fast recovery: 풀브리지에서 바디 다이오드는 턴온 전에 도통한다
1차 소자당 $R_{DS(on)}$	손실 budget 을 맞추려면 고온에서 $\leq 25.2 \text{ m}\Omega$
1차 $C_{o(tr)}$	탱크가 220 ns 안에 노드를 흔들 수 있을 만큼 작게
2차 드레인-소스 전압	센터탭의 두 배를 포함해 $\geq 80 \text{ V}$
2차 정류기 전류	레그당 28.34 A rms , 피크 98.6 A
2차 패키지	다이만이 아니라 리드와 클립 경계를 확인할 것

표 20: 설계 예제의 반도체 요구조건.

7.14 전압 루프, 만든 대로

6.26 절부터 6.33 절까지의 방법을 이 컨버터의 숫자로, 구하는 순서대로.

STEP 1 — 출력 분압기, $R_I = 100 \text{ k}\Omega$ 로 정하고:

식 43, 다시

$$V_{out} = V_R \left(1 + \frac{R_I}{R_O} \right)$$

$$R_O = \frac{V_R R_I}{V_{out} - V_R} = \frac{2.495 \text{ V} \times 100 \text{ k}\Omega}{25.0 \text{ V} - 2.495 \text{ V}} = 11.09 \text{ k}\Omega \rightarrow \mathbf{11 \text{ k}\Omega}$$

$$V_{out} = 2.495 \text{ V} \times \left(1 + \frac{100}{11} \right) = \mathbf{25.18 \text{ V}}$$

STEP 2 — 플랜트. $V_{FB} = K_{pwr} R_{CS} P_{in,LLC} = 0.167 \times 24 \text{ m}\Omega \times 670.9 \text{ W} = 2.689 \text{ V}$ (식 15). 그다음

식 39, 다시

$$G_{plant}(s) = \frac{v_{out}(s)}{v_{FB}(s)} = \frac{G_o}{s}, \quad G_o = \frac{P_{out}}{V_{out} V_{FB} C_{out}} \quad [\text{rad/s}]$$

$$G_o = \frac{657.5 \text{ W}}{25.0 \text{ V} \times 2.689 \text{ V} \times 75.2 \text{ mF}} = \mathbf{130.1 \text{ rad/s}}, \quad f_{cto} = \frac{130.1}{2\pi} = 20.7 \text{ Hz}$$

STEP 3 — $2f_i$ 에서 허용되는 게인, 3차 고조파 5 % 에 대해:

식 40, 다시

$$\Delta V_{loop} = \frac{P_{out}}{V_{out}} \frac{1}{2\pi f_l C_{out}}$$

$$\Delta V_{loop} = \frac{657.5 \text{ W}}{25.0 \text{ V}} \cdot \frac{1}{2\pi \times 47 \text{ Hz} \times 75.2 \text{ mF}} = \mathbf{1.184 \text{ V}}$$

식 42, 다시

$$G_{EA}(2f_l) \leq \frac{4 V_{FB} D_3}{\Delta V_{loop}}$$

$$G_{EA}(2f_l) \leq \frac{4 \times 2.689 \text{ V} \times 0.05}{1.184 \text{ V}} = \mathbf{0.4541}$$

STEP 4 — K factor, 목표 phase margin 50° ($\tan 50^\circ = 1.1918$), $\alpha_v = 1.2$ 에 대해:

식 48, 다시

$$K_v = \frac{1}{2\alpha_v} \left[(1 + \alpha_v^2) \tan \Phi_M + \sqrt{(1 + \alpha_v^2 \tan \Phi_M)^2 + 4\alpha_v^2} \right]$$

$$K_v = \frac{1}{2 \times 1.2} \left[(1 + 1.2^2) \times 1.1918 + \sqrt{(1 + 1.2^2 \times 1.1918)^2 + 4 \times 1.2^2} \right] = \mathbf{2.7218}$$

STEP 5 — 보상기 게인 상수:

식 49, 다시

$$EA_o = \frac{2\pi(2f_l) G_{EA}(2f_l)}{K_v^2}$$

$$EA_o = \frac{2\pi \times 94 \text{ Hz} \times 0.4541}{2.7218^2} = \mathbf{36.20 \text{ rad/s}}$$

STEP 6 — zero 와 pole, $\Gamma_v = 0.744 \times 264.0 / 173.24 = 1.1338$ 로:

식 50, 다시

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{G_o K_v EA_o}{\Gamma_v}}, \quad f_p = K_v f_{MB}, \quad f_z = \frac{f_{MB}}{K_v}$$

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{130.06 \times 2.7218 \times 36.20}{1.1338}} = \mathbf{16.92 \text{ Hz}}$$

$$f_p = 2.7218 \times 16.92 = \mathbf{46.06 \text{ Hz}}, \quad f_z = \frac{16.92}{2.7218} = \mathbf{6.217 \text{ Hz}}$$

STEP 7 — 바이어스 부품, TL431 최소 전류 0.8 mA, $V_Z = 12 \text{ V}$, $V_{Fo} = 1.15 \text{ V}$, $I_{FB,steady} = 150 \mu\text{A}$, $I_{FB,max} = 300 \mu\text{A}$, $CTR_s = 0.37$, $CTR_m = 0.53$ 로:

식 44, 다시

$$R_P \leq \frac{V_{Fo}}{I_{min}}$$

$$R_P \leq \frac{1.15 \text{ V}}{0.8 \text{ mA}} = 1.437 \text{ k}\Omega \rightarrow \mathbf{1.3 \text{ k}\Omega} \text{ (rounded down)}$$

식 47, 다시

$$R_{B,max} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,steady}/CTR_s}$$

$$R_{B,min} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,max}/CTR_m}$$

$$R_{B,max} = \frac{12 - (2.495 + 1.15) \text{ V}}{1.15/1.3 \text{ mA} + 150 \mu\text{A}/0.37} = \frac{8.355 \text{ V}}{0.885 \text{ mA} + 0.405 \text{ mA}} = \mathbf{6.48 \text{ k}\Omega}$$

$$R_{B,min} = \frac{8.355 \text{ V}}{0.885 \text{ mA} + 300 \mu\text{A}/0.53} = \mathbf{5.76 \text{ k}\Omega} \rightarrow R_B = \mathbf{6.2 \text{ k}\Omega}$$

STEP 8 — 보상 부품, $R_{FB} = 35 \text{ k}\Omega$, $C_{opto} = 3 \text{ nF}$, 고주파 pole 1000 Hz 로:

식 51, 다시

$$C_{Fo} = \frac{f_z}{f_p} \cdot \frac{CTR_s R_{FB}}{R_I R_B E A_o}, \quad C_F = C_{Fo} \left(\frac{f_p}{f_z} - 1 \right)$$

$$R_F = \frac{1}{2\pi f_z C_F}, \quad C_{fx} = \frac{1}{2\pi f_{pHF} R_{FB}} - C_{opto}$$

$$C_{Fo} = \frac{6.217}{46.06} \cdot \frac{0.37 \times 35 \text{ k}\Omega}{100 \text{ k}\Omega \times 6.2 \text{ k}\Omega \times 36.20} = 77.9 \text{ nF} \rightarrow \mathbf{82 \text{ nF}}$$

$$C_F = 82 \text{ nF} \times \left(\frac{46.06}{6.217} - 1 \right) = 526 \text{ nF} \rightarrow \mathbf{560 \text{ nF}}$$

$$R_F = \frac{1}{2\pi \times 6.217 \text{ Hz} \times 560 \text{ nF}} = 45.7 \text{ k}\Omega \rightarrow \mathbf{47 \text{ k}\Omega}$$

$$C_{fx} = \frac{1}{2\pi \times 1000 \text{ Hz} \times 35 \text{ k}\Omega} - 3 \text{ nF} = 1.547 \text{ nF} \rightarrow \mathbf{1.55 \text{ nF}}$$

STEP 9 — 표준 부품이 주는 값:

식 46, 다시

$$EA_o = \frac{CTR R_{FB}}{(C_F + C_{Fo}) R_I R_B} \text{ [rad/s]}, \quad f_z = \frac{1}{2\pi R_F C_F}$$

$$f_p = \frac{1}{2\pi R_F C_{ser}}, \quad C_{ser} = \frac{C_F C_{Fo}}{C_F + C_{Fo}}, \quad f_{px} = \frac{1}{2\pi R_{FB} (C_{opto} + C_{fx})}$$

$$EA_o = \frac{0.37 \times 35 \text{ k}\Omega}{(560 + 82) \text{ nF} \times 100 \text{ k}\Omega \times 6.2 \text{ k}\Omega} = \mathbf{32.53 \text{ rad/s}}$$

$$f_z = \frac{1}{2\pi \times 47 \text{ k}\Omega \times 560 \text{ nF}} = \mathbf{6.047 \text{ Hz}}$$

$$C_{ser} = \frac{560 \times 82}{560 + 82} \text{ nF} = 71.5 \text{ nF}, \quad f_p = \frac{1}{2\pi \times 47 \text{ k}\Omega \times 71.5 \text{ nF}} = \mathbf{47.34 \text{ Hz}}$$

$$f_{px} = \frac{1}{2\pi \times 35 \text{ k}\Omega \times (3 + 1.55) \text{ nF}} = \mathbf{999 \text{ Hz}}$$

STEP 10 — crossover 주파수와 phase margin. $G_o EA_o = 4231$ 이므로 반복은 $\omega_c = 65.0 \text{ rad/s}$ 에서 시작해 다음에 수렴한다.

식 53, 다시

$$\omega_c \leftarrow \sqrt{G_o EA_o A(\omega_c)}, \quad \text{starting from } \omega_c = \sqrt{G_o EA_o}$$

$$\omega_c = \mathbf{110.4 \text{ rad/s}}, \quad f_c = \frac{110.4}{2\pi} = \mathbf{17.57 \text{ Hz}}, \quad |T(\omega_c)| = 1.0003 \text{ (check : 1)}$$

식 54, 다시

$$\Phi_M = \arctan \frac{\omega_c}{\omega_z} - \arctan \frac{\omega_c}{\omega_p} - \arctan \frac{\omega_c}{\omega_{px}}$$

$$\Phi_M = \arctan \frac{110.4}{38.0} - \arctan \frac{110.4}{297.5} - \arctan \frac{110.4}{6279} = 71.0^\circ - 20.4^\circ - 1.0^\circ = \mathbf{49.6^\circ}$$

STEP 11 — gain margin:

식 55, 다시

$$f_{180} = \sqrt{f_p f_{px} - f_z(f_p + f_{px})}, \quad GM = -20 \log_{10} |T(f_{180})|$$

$$f_{180} = \sqrt{47.34 \times 999 - 6.047 \times (47.34 + 999)} \text{ Hz} = \mathbf{202 \text{ Hz}}$$

$$|T(f_{180})| = 0.0196, \quad GM = -20 \log_{10} 0.0196 = \mathbf{34.2 \text{ dB}}$$

STEP 12 — 만든 루프의 3차 고조파, $2f_l = 94 \text{ Hz}$ ($\omega = 590.6 \text{ rad/s}$) 에서:

$$G_{EA}(2f_l) = \frac{32.53}{590.6} \cdot \frac{\sqrt{1 + (590.6/38.0)^2}}{\sqrt{1 + (590.6/297.5)^2} \sqrt{1 + (590.6/6279)^2}} = \mathbf{0.3843} \quad (\leq 0.4541)$$

식 41, 다시

$$D_3 = \frac{G_{EA}(2f_l) \Delta V_{loop}}{4 V_{FB}}$$

$$D_3 = \frac{0.3843 \times 1.184 \text{ V}}{4 \times 2.689 \text{ V}} = \mathbf{4.23 \%} \quad (\text{budget } 5 \%)$$

STEP 13 — 버스트 점의 피드백 리플, 버스트 진입 75 W 에서:

식 56, 다시

$$\Delta V_{FB} = \frac{P_{in, BM}}{V_{out}} \frac{1}{2\pi f_l C_{out}} G_{EA}(2f_l)$$

$$\Delta V_{FB} = \frac{75 \text{ W}}{25.0 \text{ V}} \cdot \frac{1}{2\pi \times 47 \text{ Hz} \times 75.2 \text{ mF}} \times 0.3843 = \mathbf{51.9 \text{ mV}}$$

식 57, 다시

$$\Delta R_{BM} = \frac{\Delta V_{FB}}{2 \times 0.01 \text{ V/k}\Omega}$$

$$\Delta R_{BM} = \frac{51.9 \text{ mV}}{2 \times 0.01 \text{ V/k}\Omega} = \mathbf{2.60 \text{ k}\Omega}, \quad R_{BM} = 30 - 2.60 = \mathbf{27.4 \text{ k}\Omega}$$

Single-Stage PFC LLC 컨버터 설계




그림 48: 만든 루프의 $|T|$ 와 $180^\circ + \arg T$. 둘째 곡선은 crossover 주파수에서만 phase margin 이고, gain margin 은 f_{180} 에서 읽는다.

항목	값	기준
분압기 R_I / R_O	100 / 11 k Ω	25.18 V 로 조절
바이어스 R_p, R_B	1.3 k Ω , 6.2 k Ω	$R_p \leq 1.44$ k Ω ; R_B 는 5.76 ~ 6.48 k Ω 안
보상 C_{Fo}, C_F, R_F, C_{fx}	82 nF, 560 nF, 47 k Ω , 1.55 nF	zero 6.05 Hz, pole 47.3 Hz, pole 999 Hz
crossover 주파수 f_c	17.57 Hz	이 토폴로지가 놓이는 15 ~ 20 Hz 범위
phase margin	49.6 $^\circ$	목표 50 $^\circ$, 하한 45 $^\circ$
gain margin	202 Hz 에서 34.2 dB	하한 6 dB, 10 dB 면 여유
입력 전류의 3차 고조파	4.23 %	budget 5 %
버스트 점의 피드백 리플	52 mV	R_{BM} 30 $\rightarrow$ 27.4 k Ω

표 21: 전압 루프, 만든 대로.

7.15 컨트롤러 주변 부품

Single-Stage PFC LLC 컨버터 설계

결과다. 다음 절들이 값을 정해야 하는 순서대로 하나씩 유도한다.

부품	값	결과
C_T / R_T	470 pF / 11 kΩ	f_{Min} 92.2 kHz, f_{Max} 319.6 kHz
R_{CS}	24.0 mΩ (120 mΩ × 5 병렬)	합성 피크의 1.251 배에서 OCP1
R_{CFG}	30 kΩ	V_{BO} 84.8 V, 모핑 사용
R_{BM}	30 kΩ	버스트 모드 진입점
ZCD 분압기	330 kΩ / 19 kΩ	OVP1 28.16 V, OVP2 30.61 V
C_{in}	2200 nF 필름	약 3.2 nF/W — 벌크 커패시터가 없다
보상	82 nF / 560 nF / 47 kΩ / 1.55 nF	f_{cross} 17.57 Hz, Φ_M 49.64°

표 22: 설계 예제의 컨트롤러 주변 회로.

7.16 오실레이터: C_T 먼저, 그다음 R_T

VCO 는 V_{ref}/R_T 에 error amp 전류 I_{EA} 를 더한 전류로 C_T 를 $V_{ref} = 1.5$ V 까지 충전하고, 고정된 idle 시간을 더한다.

식 59

$$\frac{T_{sw}}{2} = \frac{C_T V_{ref}}{\frac{V_{ref}}{R_T} + I_{EA}} + T_{idle}$$

I_{EA} 가 유일한 제어 입력이다. 전류가 크면 주파수가 높고 전력이 작다. C_T 가 주파수 범위의 폭을, R_T 가 하한을 정하므로 그 순서로 고른다.

식 60

$$C_{T,max} = \frac{I_{EA,max}}{2V_{ref}} \cdot \frac{(1 - 2T_{idle}f_{sw,max})(1 - 2T_{idle}f_{sw,min})}{f_{sw,max} - f_{sw,min}}, \quad C_{T,min} = \frac{1}{R_{T,max}} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right)$$

식 61

$$R_{T,ceil} = \frac{1}{C_T} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right)$$

$f_{sw,min} = f_o = 90.4$ kHz, $f_{sw,max} = 225$ kHz, $I_{EA,max} = 400$ μA, $V_{ref} = 1.5$ V, $T_{idle} = 250$ ns 로:

$$C_{T,max} = \frac{400 \times 10^{-6}}{2 \cdot 1.5} \cdot \frac{(1 - 2 \cdot 250 \times 10^{-9} \cdot 225 \times 10^3)(1 - 2 \cdot 250 \times 10^{-9} \cdot 90.4 \times 10^3)}{(225 - 90.4) \times 10^3} = 703 \text{ pF}$$

하한 조건, 곧 R_T 최대 30 kΩ 에서 f_{Min} 을 f_o 까지 내리는 조건은 $C_{T,min} = 176$ pF 을 준다. 데이터시트 허용 범위는 270 ~ 1000 pF 이므로 참은 270 ~ 703 pF 이고, 그 가운데에서 고른다: **$C_T = 470$ pF, C0G.** 그다음

Single-Stage PFC LLC 컨버터 설계

$$R_{T,ceil} = \frac{1}{470 \times 10^{-12}} \left(\frac{1}{2 \cdot 90.4 \times 10^3} - 250 \times 10^{-9} \right) = 11.24 \text{ k}\Omega \rightarrow 11 \text{ k}\Omega$$

$R_{T,ceil}$ 은 최대값이다. R_T 가 커질수록 f_{Min} 이 내려가므로 올려 잡으면 클램프가 f_o 아래로 떨어진다. 내려서 잡을 것.

선정한 쌍이 만드는 값은

식 62

$$f_{Min} = \frac{1}{2(C_T R_T + T_{idle})}, \quad f_{Max} = \frac{1}{2 \left(\frac{C_T}{\frac{I_{EA,max}}{V_{ref}} + \frac{1}{R_T}} + T_{idle} \right)}$$

$f_{Min} = 1/[2(470 \text{ pF} \times 11 \text{ k}\Omega + 0.25 \text{ }\mu\text{s})] = 92.25 \text{ kHz}$, 이것이 f_o 를 넘어야 한다.

항목	값	한계	여유
f_{Min}	92.2 kHz	$f_o = 90.4 \text{ kHz}$ 위	1.021
f_{Max}	319.6 kHz	$f_{sw,max} = 249.0 \text{ kHz}$ 위	1.283
f_{SU}	503.5 kHz	실리콘 상한 675 kHz 아래	1.341
$R_T C_T$	5.17 μs	2.5 ~ 12 μs	2.068 / 2.321
R_T	11 k Ω	5 ~ 30 k Ω	2.200 / 2.727
C_T	470 pF	270 ~ 1000 pF	1.741 / 2.128

표 23: 오실레이터: 두 부품이 만드는 값과, 각 결과가 넘어야 할 한계.

T_{idle} 은 이 장에서 가장 약한 숫자다. 초안 데이터시트는 본문에 700 ns 를 적고, 표는 역산하면 250 ns 가 나온다. 이 설계는 250 ns 를 쓴다. 700 ns 이면 f_{Min} 이 f_o 와 겹쳐 하한 여유가 없어진다. 가장 먼저 짚 것.

7.17 전류 sense 저항, 한 번에 셋을 정한다

조건 둘, 작은 쪽이 이긴다.

식 63

$$R_{CS,max1} = \frac{16.8 \text{ }\Omega \cdot \text{W}}{P_{in}}, \quad R_{CS,max2} = \frac{0.55 \text{ V}}{I_{Lr,pk}}$$

첫째는 최대 전력 법칙(4.6 절), 둘째는 OCP1 트립점이다.

$$R_{CS,max1} = \frac{16.8}{684.8} = 0.02453 \text{ }\Omega = 24.53 \text{ m}\Omega, \quad R_{CS,max2} = \frac{0.55}{18.32} = 0.03003 \text{ }\Omega = 30.03 \text{ m}\Omega$$

Single-Stage PFC LLC 컨버터 설계

따라서 전력 법칙이 제한한다. 최악 스위칭 사이클의 손실을 저항 몇 개로 나눌지를 정한다.

$$P_{CS} = I_{pri, rms}^2 R_{CS} = (13.76)^2 \cdot 24.0 \times 10^{-3} = 4.54 \text{ W} \Rightarrow N = 5 \text{ in parallel}$$

120 mΩ 5 개 병렬로 $R_{CS} = 24.0 \text{ m}\Omega$.

R_{CS} 는 브리지 리턴 경로에 있으므로 $R_{CS, max2}$ 는 합성 피크를 쓴다. $I_{Lr, pk} = 18.32 \text{ A}$ 대신 $I_{trafo, pk} = 16.37 \text{ A}$ 를 쓰면 과전류 보호가 약 12 % 느슨해진다.

결과	값	기준
최대 입력 전력	700.0 W	$P_{in} = 684.8 \text{ W}$
OCP1 트립	22.92 A	합성 피크 18.32 A, 여유 1.251
OCP2 트립	31.25 A	즉시 정지, 50 μs , f_{SU} 에서 재기동
sense 저항 손실	합계 4.54 W, 개당 0.909 W	1 W 부품, 여유 1.100

표 24: 선정된 R_{CS} 가 정하는 것.

7.18 버스트 모드: 전원 인가 시 한 번 읽는 저항 하나

식 64

$$R_{BM} = 16.7 \frac{\text{k}\Omega}{\text{V}^2} R_{CS} P_{in, BM}, \quad V_{BM, eq} = \frac{R_{BM}}{100 \text{ k}\Omega} + 0.5 \text{ V}$$

버스트는 $P_{in, BM} = 11 \% \times 684.8 \text{ W} = 75.3 \text{ W}$ 에서 시작한다.

$$R_{BM} = 16.7 \cdot 24.0 \times 10^{-3} \cdot 75.3 = 30.1 \text{ k}\Omega \rightarrow 30 \text{ k}\Omega, \quad V_{BM, eq} = \frac{30}{100} + 0.5 = 0.800 \text{ V}$$

유효 범위는 15 ~ 140 kΩ 이고, 접지에 묶으면 버스트 모드가 꺼진다. 이 threshold 를 피드백 리플에 대해 검사할 것(6.33 절). 아니면 컨버터가 버스트를 넘나들며 채터링한다.

7.19 브라운아웃과 브리지 구성: CFG 핀

저항 하나가 일 둘을 하고, 둘 다 전원 인가 시 읽는다.

식 65

$$V_{BO, pk} = R_{CFG} \times 4 \frac{\text{V}}{\text{k}\Omega}, \quad V_{BO, rms} = \frac{V_{BO, pk}}{\sqrt{2}}$$

브라운아웃은 상용전원의 피크와 비교하므로 $\sqrt{2}$ 를 빠뜨리기 쉽다. 브라운아웃을 최저 입력 전압 바로 아래에:

Single-Stage PFC LLC 컨버터 설계

$$R_{CFG,max} = \frac{\sqrt{2} \cdot 90}{4} = 31.82 \text{ k}\Omega \rightarrow 30 \text{ k}\Omega$$

최대값이므로 내려서 잡는다. 선정된 부품이 정하는 값은

$$V_{BO,rms} = \frac{30 \cdot 4}{\sqrt{2}} = 84.85 \text{ V}_{rms}$$

최저 90 Vac 에 대해 여유 1.061 이다. 올려 잡으면 컨버터가 최저 입력 전압에서 기동하지 못한다.

R _{CFG}	LOUT2	구성
15 kΩ	Open	모핑, 고정 브라운아웃 (피크 60 V / 70 V)
15 ~ 47 kΩ	Open	모핑, 조절 브라운아웃 — 이 설계
47 ~ 100 kΩ	Open	고정 풀브리지
15 kΩ	GND 로	고정 하프브리지, 분할 C _r , 고정 브라운아웃
15 ~ 100 kΩ	GND 로	고정 하프브리지, 분할 C _r , 조절 브라운아웃

표 25: R_{CFG} 와 LOUT2 가 함께 고르는 것. 235 V 와 245 V threshold 는 IC 안에 고정돼 있어 옮길 수 없다.

유니버설 입력이면 창은 15 kΩ ~ 31.8 kΩ 이고, 모핑 한계 47 kΩ 에는 이를 일이 없다. LOUT2 에는 아무것도 달지 말 것: 약 8 kΩ 아래의 풀다운은 고정 하프브리지로 읽힌다.

7.20 출력 sensing 과 과전압: ZCD 분압기

분압비만으로 두 과전압 threshold 가 정해진다. 절대값은 바이어스 전류만 정한다.

식 66

$$R_{ZCD,L} = \frac{2.3 \text{ V}}{I_{bias}}, \quad R_{ZCD,H} = R_{ZCD,L} \left(\frac{n_{aux}}{n_{sec}} \frac{V_{OVP1,out}}{2.3 \text{ V}} - 1 \right)$$

식 67

$$V_{OVP1} = \frac{2.3 \text{ V}}{n_{aux}/n_{sec}} \left(\frac{R_{ZCD,H}}{R_{ZCD,L}} + 1 \right), \quad V_{OVP2} = \frac{2.5}{2.3} V_{OVP1}$$

출력보다 10 % 높은 OVP1 은 27.50 V 다. 아래 저항은 바이어스 전류 120 μA 에서, 위 저항은 비에서 $n_{aux}/n_{sec} = 1.5$ 로:

$$R_{ZCD,L} = \frac{2.3}{120 \times 10^{-6}} = 19.17 \text{ k}\Omega \rightarrow 19 \text{ k}\Omega$$

Single-Stage PFC LLC 컨버터 설계

$$R_{ZCD,H} = 19 \left(\frac{1.5 \cdot 27.5}{2.3} - 1 \right) = 321.8 \text{ k}\Omega \rightarrow 330 \text{ k}\Omega$$

위 저항은 계산값 바로 위의 E24 값이라 OVP1 이 리플 피크를 비켜 간다. 실장한 쌍이 주는 값은

$$V_{OVP1} = \frac{2.3}{1.5} \left(\frac{330}{19} + 1 \right) = 28.16 \text{ V}, \quad V_{OVP2} = \frac{2.5}{2.3} \cdot 28.16 = 30.61 \text{ V}$$

기동은 출력 16.53 V 에서 루프에 넘어간다.

두 저항을 바꿔 끼우면 OVP1 이 출력 1 V 아래에서 트립해 컨버터가 기동하지 못한다. 권선 극성이 뒤집히면 첫 펄스부터 브리지가 하드 스위칭한다.

데이터시트의 권선비 상한은 보조 권선이 V_{CC} 를 공급할 때만 적용된다. 여기서는 sensing 만 하므로(공칭 37.5 V, OVP2 에서 45.9 V) 제약은 정수 턴뿐이다.

7.21 HVSU 와 V_{CC}

- HVSU 는 브리지 앞, AC 쪽에 라인마다 1000 V 다이오드 하나로 연결한다. 브리지 뒤에 달면 X 커패시터 방전과 브라운아웃 검출이 둘 다 동작하지 않는다.
- V_{CC} 커패시터는 전원이 넘겨받을 때까지 IC 를 $V_{CCon} = 17 \text{ V}$ 에서 $V_{CCoff} = 8 \text{ V}$ 까지 버티게 해야 한다. 기동 유닛은 어쨌든 V_{CCon} 뒤 120 ms 에 멈춘다.
- 리니어 레귤레이터와 핀 사이의 다이오드가 기동 전류를 레귤레이터에서 떼어 놓는다. 핀에 100 nF.

7.22 컨트롤러 핀 규칙

핀	규칙
ISEN	필터도 직렬 저항도 없이. 최대 전력 법칙과 과전류 threshold 가 이 핀을 같이 읽는다.
CFG, BM	커패시터 없이. 둘 다 전원 인가 시 읽힌다. 범위 밖의 CFG 저항은 컨트롤러를 래치 오프시킨다.
DRV_EN, RT	커패시터 없이. 둘 다 몇 ms 마다 잠깐 샘플되고, 커패시터가 있으면 고장으로 읽힌다.
LOUT2	모핑을 쓰면 풀다운 없이. 접지로 몇 k Ω 이면 고정 하프브리지로 읽힌다.
HVSU	입력 브리지 앞 AC 쪽에 연결. 브리지 뒤에 달면 X 커패시터 방전과 브라운아웃 검출이 둘 다 멈춘다.
ZCD	보조 권선 극성은 레그 1 의 로우사이드가 켜졌을 때 ZCD 가 양이 되게. 뒤집히면 브리지가 하드 스위칭한다.
HOUTx, LOUTx	게이트 드라이버가 아니라 로직 레벨 출력이다. 외부 하프브리지 드라이버가 필요하다.

표 26: 여기면 안 되는 핀 규칙.

7.23 보호, 그리고 threshold 마다 어디서 정해지나

threshold 마다 이미 고른 저항이 고정하므로, 한 이유로 바꾼 값이 다른 이유로 정한 threshold 를 움직인다.

Single-Stage PFC LLC 컨버터 설계

보호	정하는 것	이 설계
브라운아웃, 정류 전압에서	R_{CFG} , 전원 인가 시 읽음	V_{BO} 84.8 V, 최저 90 Vac 에 대해 여유 1.061
사이클 단위 과전류, OCP1	R_{CS} — 최대 전력 법칙과 같은 저항	합성 피크 18.32 A 에 대해 22.92 A, 여유 1.251
2단계 과전류, OCP2	R_{CS} , OCP1 과 고정 비율	31.25 A
출력 과전압, OVP1	보조 권선의 ZCD 분압기	28.16 V, 리플 피크 위, OVP2 아래
2단계 과전압, OVP2	같은 분압기	30.61 V
capacitive 모드 보호	내부; 게이트에 대한 ZCD 에지를 감시	마지막 방어선일 뿐 — 첫째는 주파수 하한 f_{Min}
Light load 버스트 모드	R_{BM} , 전원 인가 시 읽음	30 k Ω ; 2f _i 피드백 리플이 52 mV 이므로 6.33 절 참조
최악 코너의 ZVS 상실	보호가 아니라 설계 여유	추정이 아니라 스위칭; 6.5 절

표 27: 보호와 각각을 정하는 부품.

7.24 시스템 설계 규칙

같은 내용을 점검표로.

- 탱크는 상용전원 범위가 아니라 등가 범위 173.2 ~ 332.3 Vac 에서 설계한다.
- λ 는 0.5 근처를 예상할 것. 2-stage 의 인덕턴스 비로는 최저 입력 전압에서 기동하지 않는다.
- f_{Min} 을 f_o 위에. anti-capacitive 보호는 첫째가 아니라 마지막 방어선이다.
- 출력 탱크는 리플과 hold-up 에서 정하고 큰 쪽을 잡은 뒤, 실효 리플 전류를 따로 검사한다.
- crossover 주파수는 수십 Hz. 남은 피드백 리플은 더 빠른 루프가 아니라 R_{BM} 으로 처리한다.
- 모핑 경계 둘을 Full load 와 Light load 에서 잰다.
- 권선비는 턴수 비 그 자체가 아니라 $n V_{o,eff}$ 로 검사한다.
- 과전류는 합성 탱크 피크로 판단한다.
- 커패시터 리플 전류에 2f_i 성분을 넣고, 센터탭은 출력 노드에서 판단한다.
- 2차 실효값에 $\sqrt{d}$ 를 넣는다. 빠면 여기서는 손실을 약 26 % 과대평가한다.
- 트랜스포머 도면에 턴수 옆에 L_{open} 과 L_{short} 를 적는다.
- ESR 은 스위칭 주파수 값, 120 Hz 값이 아니다.
- L_m 을 올려 잡지 않는다.
- ZVS 는 선정한 탱크를 스위칭해 검증한다. 닫힌 식은 오차 부호가 정해져 있지 않다.
- 계산값과 선정값을 따로 기록하고, 뒤 단계의 모든 검사가 선정값을 읽게 한다.

7.25 하드웨어에서 먼저 짚 것

순서대로. 앞의 넷이 설계가 온전한지를 판별한다.

- 라인 반주기에 걸친 $f_{sw}(\theta)$. T_{idle} 과 오실레이터 클램프 둘, 곧 설계에서 가장 작은 여유를 확정한다.
- 75.2 mF 탱크 전체로의 cold start. 기동 창은 유한하고, 이 위험은 이 구조에 새로 생긴 것이다.

Single-Stage PFC LLC 컨버터 설계

- 하프브리지 경계($245 V_{pk}$, Full load)의 ZVS: 계산 460 ns 대 220 ns. 그다음 스위치의 최약점, 등가 332.3 Vac 의 25 % 부하, 401 ns. 이 설계를 판정하는 숫자다.
- 풀브리지 경계($235 V_{pk}$, Full load)의 스위칭 주파수: 계산 249.0 kHz. VCO 상한에 닿으면 안 된다.
- 90 Vac Full load 의 입력 전류와 THD: 영교차 dead band.
- 부하가 견디는 값에 대한 출력 리플.
- 뱅크의 리플 전류와 온도 상승: 계산 30.24 A rms, 개당 0.19 A.
- 소자 온도, 245 V_{pk} 위 하프브리지 모핑에서. 고정 소자의 손실이 가장 큰 곳이다. 받아들인 손실 budget 부족을 이것이 판정한다.
- Light load 에서 버스트 threshold 에 대한 피드백 리플.
- 리플 끝에서의 AC 정전: 12 ms 뒤에도 출력이 19 V 위.
- 모핑 띠를 가로지르는 스텝, 양방향.

8 기호표

이 문서에서 쓴 기호. 컨트롤러 자체의 전기 파라미터는 데이터시트에 있다.

기호	뜻
탱크와 게인	
C_r, L_r, L_m	탱크 모델의 공진 커패시터, 직렬 인덕턴스, 자화 인덕턴스
L_p	$L_r + L_m$, No load 에서 탱크가 보이는 인덕턴스
$Z_0, Z_{0,design}$	특성 임피던스 $\sqrt{L_r/C_r}$; 탱크를 설계하는 기준값 $R_{ac}Q_{ZVS}$
Z_{in}	브릿지가 구동하는 입력 임피던스; $\arg Z_{in} = 0$ 이 capacitive 경계
f_r, f_o	직렬 공진, 그리고 L_m 을 포함한 아래쪽 공진
f_{sw}, f_n	스위칭 주파수, 그리고 f_r 로 정규화한 값
$f_{sw,max}, f_{sw,min}$	사양의 최대·최소 스위칭 주파수; $f_{sw,max}$ 는 λ 의 입력
T_{sw}, T_r	스위칭 주기 $1/f_{sw}$, 공진 주기 $1/f_r$
λ, m	L_r/L_m , 그리고 $(L_r+L_m)/L_r = 1 + 1/\lambda$
$\lambda_{act}, \lambda_{req}$	선정한 부품의 λ , 그리고 설계가 요구한 λ
$\lambda_1, \lambda_2, \lambda_{TD}, \lambda_3$	λ 후보 넷: 최소 게인, 여기에 주파수 상한을 더한 것, 데드타임 조건, 실용적 하한; 가장 작은 것이 이긴다
Q, Q_{pk}, Q_{ZVS}	품질계수 Z_0/R_{ac} ; 라인 피크에서의 값; ZVS 조건이 두는 한도
R_{ac}	기본파에서 정류기와 부하를 저항 하나로 본 것
M	탱크 게인, $n V_{o,eff}$ 를 구동 진폭으로 나눈 것
M_{req}, M_{pk}	동작점이 요구하는 게인, 그리고 라인 피크에서의 값
M_{min}, M_{max}	두 등가 입력 코너에서 탱크가 덮어야 하는 게인 범위
M_{low}, M_{high}	낮은·높은 등가 코너의 요구 게인

Single-Stage PFC LLC 컨버터 설계

기호	뜻
$M_{no\ load}, M_{\infty}$	$Q = 0$ 의 게인 곡선, 그리고 그것이 수렴하는 하한 $1/(1+\lambda)$
M_Z	게인 피크의 궤적, 곧 capacitive/inductive 경계
x, u, q	게인 식을 3차식으로 만드는 치환: $1/f_n^2, \sin^2 \theta, Q_{pk}^2 u^2$
d	2차의 도통비 f_{sw}/f_r , above 에서는 1
n, n_T	등가 모델 권선비, 그리고 실제(감는) 권선비
N_{rect}	2차 도통 경로의 소자 수: 센터탭 1, 풀브리지 2
V_{drive}	브리지가 탱크에 거는 진폭: 풀브리지에서는 정류 전압, 하프브리지에서는 그 절반
V_{refl}	반사 출력 전압 $n V_{o,eff}$
$V_{o,eff}$	$V_{out} + N_{rect} V_f$
V_f	2차 정류기 하나의 순방향 전압 강하
상용전원과 역률	
θ	라인 위상각
$f_l, f_{l,min}, \omega_l$	라인 주파수, 그 최저 규정값, 그리고 $2\pi f_l$
v_{ac}, V_{ac}, I_{ac}	순시 상용전원 전압, 그리고 끌어오는 실효 전압과 전류
$V_{rms}, I_{rms}, I_{1,rms}$	실효 입력 전압과 전류, 그리고 전류 기본파만의 실효값
$p_{in}(t), P$	순시·평균 입력 전력
PF, THD	역률, 그리고 입력 전류의 THD
ϕ_1, D	기본파의 변위각, 그리고 distortion 계수 $I_{1,rms}/I_{rms}$
D_3	입력 전류의 3차 고조파, 기본파에 대한 비
V_{in}, V_{pk}	브리지가 동작하는 레일, 그리고 상용전원 피크
$V_{ac,eq}, V_{eq}, V_{ac,eq,low}, V_{ac,eq,high}$	모핑 뒤 탱크가 보는 등가 입력 전압, 그리고 두 모핑 threshold 에서의 값
$V_{eq,min}, V_{eq,max}$	최저 등가 입력(HB 경계)과 상용전원 최대, ST 톨의 여유 계수 Γ_v 가 쓰는 대로
전력과 손실	
P_{in}, P_{out}	입력 전력, 출력 전력
P_{LLC}, P_{EMI}, P_{BR}	budget 으로 잡은 손실 셋: LLC 단, EMI 필터, 입력 브리지
$P_{in,LLC}$	탱크로 들어가는 전력, P_{out}/η_{HB}
η_{HB}	LLC 단의 가정 효율
$P_{cond}, P_{mos,dc}$	하프브리지 모핑에서 켜진 채 고정되는 1차 소자의 도통 손실
$P_{SR}, P_{SR,leg}$	2차 정류기 손실, 소자당과 정류 레그당
P_{CS}	전류 sense 저항의 손실
P_{budget}	부품을 고르기 전에 소자 자리에 허용한 손실

Single-Stage PFC LLC 컨버터 설계

기호	뜻
P_v	재료 곡선에서 읽은 단위 부피당 코어 손실
$E, C, V, V_{\min}$	hold-up 식에서 커패시턴스 C 가 두 전압 사이에서 내놓는 에너지
한 스위칭 주기의 전류와 시간	
$i_{Lr}, I_{Lr,pk}$	탱크 전류, 그리고 그 피크: 반사 부하 더하기 자화
$i_{trafo}, I_{trafo,pk}$	반사 부하 전류만, 그리고 그 피크
$i_{Lm}, I_{Lm,pk}$	탱크 모델의 자화 전류, 그리고 그 피크
$i_{\mu}, i_{\mu,pk}$	실제 트랜스포머의 자화 전류, 그리고 그 피크
i_p, i_s	순시 1차·2차 권선 전류
$I_{sec,pk}$	정류 레그당 2차 피크 전류
$I_{pri,rms}$	최악 스위칭 사이클의 1차 실효값
$I_{lc}, I_{pri}, I_{rect}$	라인 사이클 실효값: 스위칭 주기마다의 실효값을 라인 반주기에 걸쳐 I^2 평균한 것; 1차와 정류 레그 하나에 대해
I_{Cout}, I_{out}	출력 뱅크의 리플 전류, 그리고 부하 전류
$t_D, T_{ZC}, T_{ZC,min}$	브리지 데드타임; 천이 뒤 탱크 전류가 0 에 닿기까지의 시간, 그리고 운전 영역 전체에서의 최솟값
V_d, V_{ds}	브리지 중점 전압, 그리고 소자의 드레인-소스 전압
$S_1, S_2, S_3, S_4, D_1, D_2$	브리지 스위치 넷, 그리고 2차 정류기 둘
트랜스포머와 코어	
$B(t), B_{pk}, B_{max}$	자속 밀도, 그 피크, 그리고 설계가 지키는 상한
N	패러데이 법칙에서 전압이 걸린 권선의 턴수
A_e, A_{min}	코어 유효 단면적, 그리고 가장 좁은 단면
A_N	보빈의 권선 창 면적
A_L, g, μ_0	갭을 둔 코어의 인덕턴스 계수, 중앙 다리 총 갭, 진공 투자율
N_p, N_s, N_x	1차 턴수, 권선당 2차 턴수, 유닛 수
$N_{aux}, n_{aux}/n_{sec}$	보조 권선 턴수, 그리고 2차 하나에 대한 그 권선비
L_{open}, L_{short}	2차 Open·Short 시의 1차 인덕턴스
I_{dc}	DC overlap 시험에서 LCR 신호에 겹쳐 흘리는 DC 전류
$I_{p,pk}, L_p$	플라이백 비교에서만: 플라이백의 1차 피크 전류와 1차 인덕턴스
B_s	코어 재료의 포화 자속 밀도, 온도별 재료 데이터에서
L_{μ}, L_{L1}, L_{L2}	실제 자화 인덕턴스와 두 누설 인덕턴스
L_1, L_2	1차와 2차 하나에서 켜 Open 인덕턴스
$L, \Delta L$	인덕턴스와 공차가 허용하는 그 변화
I_{eq}, I_{sat}	동작 자속을 재현하는 Open 전류; DC overlap 시험 전류

Single-Stage PFC LLC 컨버터 설계

기호	뜻
I_N	보빈 위 한 턴의 평균 길이
동선	
A_{cu}, J	권선 하나에 필요한 동선 단면적, 그리고 그 기준 전류 밀도
$N_w, A_{cu,w}$	모든 권선에 대한 합에서 권선 w 의 턴수와 동선 면적
k_u	창 이용률: A_N 중 동선이 되는 몫
$\delta, \rho, \rho_{20}, f$	skin depth, 동작 온도와 20 °C 에서의 구리 비저항, 그리고 깊이를 평가하는 주파수
d_s, a_s, n_s	Litz 가닥 지름, 가닥 하나의 동선 단면적, 권선에 필요한 가닥 수
d_{litz}, k_{litz}	서빙한 다발의 외경, 그리고 그 면적 중 동선인 몫
$t_f, w_f, w_{f,max}, n_f$	포일 두께, 한 턴에 필요한 폭, 보빈에 들어가는 최대 스트립 폭, 병렬 스트립 수
반도체	
$R_{DS(on)}, R_{DS(on),25}, k_T$	온저항, 그 25 °C 대표값, 그리고 25 °C 에서 $T_{j,max}$ 까지의 배율
$T_j, T_{j,max}, T_a$	junction 온도, 그 정격, 주위 온도
$C_{oss}, C_{o(er)}, C_{o(tr)}, Q_{oss}$	MOSFET 의 소신호-에너지 등가-시간 등가 출력 커패시턴스, 그리고 시간 등가값이 뜻하는 전하
컨트롤러와 주변 회로	
V_{FB}, V_{FB}	정격 전력에서 0.5 V 오프셋 위의 피드백 전압, 그리고 그 소신호 성분
$V_{os}, K_{HV}, K_M, K_{FF}$	피드백 법칙의 오프셋과 내부 게인 셋, 데이터시트 블록도에서 인용
K_{pwr}	전력 지령의 기울기, V_{FB} 1 V 당 P_{out}
$R_{CS}, R_{CS,max1}, R_{CS,max2}$	전류 sense 저항, 그리고 그것을 제한하는 두 조건: 최대 전력 법칙과 OCP1 트립
I_{OCP1}, I_{OCP2}	R_{CS} 가 정하는 과전류 threshold
C_T, R_T	오실레이터 타이밍 커패시터와 저항
$C_{T,min}, C_{T,max}, R_{T,ceil}, R_{T,max}$	그 둘을 골라야 하는 창
$V_{ref}, I_{EA}, I_{EA,max}$	오실레이터 기준, 유일한 제어 입력인 error amp 전류, 그리고 그 최대
f_{Min}, f_{Max}, f_{SU}	R_T, C_T, T_{idle} 이 정하는 오실레이터 하한-상한-기동 주파수
T_{idle}	오실레이터 idle 시간
$R_{BM}, r_{BM}, V_{BM,eq}, P_{in,BM}$	버스트 모드 저항, 버스트가 시작되는 정격 전력의 비, 등가 FB threshold, 그리고 그에 해당하는 입력 전력
$R_{CFG}, R_{CFG,max}$	구성 저항, 그리고 최저 입력 전압이 허용하는 최대값
$V_{BO}, V_{BO,pk}, V_{BO,rms}$	브라운아웃 threshold, 상용전원 피크로와 실효값으로
$R_{ZCD,H}, R_{ZCD,L}, I_{bias}$	ZCD 분압기, 그리고 그것이 끌도록 설계한 전류
$V_{OVP1}, V_{OVP2}, V_{OVP1,out}$	과전압 threshold 둘, 그리고 OVP1 이 겨냥하는 출력 전압
$V_{CC}, V_{CCon}, V_{CCoff}$	IC 전원, 그리고 UVLO 의 두 threshold
전압 루프	

Single-Stage PFC LLC 컨버터 설계

기호	뜻
$G_{\text{plant}}(s), G_{\text{EA}}(s), T(s)$	플랜트, 보상기, 루프 게인; $T = G_{\text{plant}} G_{\text{EA}}$
G_o, EA_o	플랜트 적분기와 보상기의 게인 상수, rad/s
$\omega_z, \omega_p, \omega_{px}, \omega_c$	보상기 zero, pole, 고주파 pole, 그리고 crossover 주파수, rad/s
$f_z, f_p, f_{px}, f_{180}$	같은 zero 와 pole 을 Hz 로, 그리고 $\arg T = -180^\circ$ 인 주파수
$f_c, f_{\text{cross}}, \Phi_M, GM$	루프 crossover 주파수, phase margin, gain margin
f_{cto}	플랜트 적분기 홀로 0 dB 를 지나는 곳, $G_o/2\pi$
$f_{\text{PHF}}, f_{\text{MB}}$	두 pole 의 기하 평균, 그리고 K-factor 법이 루프의 균형을 잡는 주파수
K_v, Γ_v, α_v	Type II 보상기의 K factor, 그리고 그것을 만드는 입력 전압 여유 계수와 가중 상수
Z_f	보상기의 피드백 임피던스, $R_F + C_F$ 에 병렬인 C_{F0}
R_l, R_o	보상기의 출력 분압기
C_{F0}, C_F, R_F, C_{fx}	보상 부품: TL431 회로의 커패시터 둘과 저항, 그리고 FB 핀 커패시터
$C_{\text{opto}}, C_{\text{ser}}$	옵토커플러 자체의 출력 커패시턴스, 그리고 $C_F + C_{F0}$ 의 직렬
$R_B, R_{B,\text{max}}, R_{B,\text{min}}, R_p, R_{\text{FB}}$	옵토커플러 LED 저항과 그것이 들어가야 할 창, TL431 바이어스 저항, FB 핀 내부 풀업
$\text{CTR}, \text{CTR}_s, \text{CTR}_m, i_{\text{LED}}$	옵토커플러 전류 전달비, 정상 상태와 최대 LED 전류에서의 값, 그리고 LED 전류
$I_{\text{FB,steady}}, I_{\text{FB,max}}, I_{\text{min}}$	정상 상태와 최대의 FB 핀 전류, 그리고 TL431 이 조절을 유지하는 데 필요한 최소 전류
V_R, V_Z, V_{F0}	TL431 기준, LED 에 전류를 주는 안정화 레일, LED 순방향 전압
v_{out}, V_C	소신호 출력 전압, 그리고 파형에서 커패시터의 전압
$\Delta V_{\text{loop}}, \Delta V_{\text{FB}}$	루프가 보는 $2f_l$ 출력 리플, 그리고 그것이 FB 핀에 남기는 리플
출력과 hold-up	
$C_{\text{out}}, C_{\text{in}}$	출력 커패시터 बैंक, 입력 필름 커패시터
$V_{\text{out}}, V_o, V_{\text{out,eff}}, I_{\text{out}}$	출력 전압과 부하 전류; $V_{\text{out,eff}}$ 는 $V_{o,\text{eff}}$ 를 풀어 쓴 것
$\Delta v, \Delta v_{\text{pp}}$	허용·달성 $2f_l$ 출력 리플
$T_{\text{hold}}, t_{\text{hold}}, V_{o,\text{min}}$	요구·달성 hold-up 시간, 그리고 그 끝에서 허용되는 최저 출력
ESR	뱅크의 등가 직렬 저항, 스위칭 주파수에서의 값
판정 여유	
$k, X, X_{\text{act}}, X_{\text{req}}$	판정 여유 $X_{\text{act}}/X_{\text{req}}$, X 는 그 행의 양; 이 문서의 모든 k 는 설계가 통과하면 ≥ 1
$k_{\text{floor}}, k_{\text{ceil}}$	f_{Min} 이 f_o 를 얼마나 넘는가, f_{Max} 가 최고 동작 주파수를 얼마나 넘는가
k_{Ploss}	소자 자리의 손실 budget 을 계산한 손실로 나눈 것
w_k, θ_k	라인 사이클 실효값을 적분하는 5점 Simpson 법의 가중치와 샘플 점

표 28: 기호.

9 참고문헌

Single-Stage PFC LLC 컨버터 설계

- STMicroelectronics, L6790A LLC-PFC controller, preliminary datasheet, 2026년 4월 30일. **Draft.**
- STMicroelectronics, EVL6790_670W 평가 보드 회로도.
- Infineon Technologies, LLC Converter Design Note, AN 2013-03, V1.0, 2013년 3월.
- Infineon Technologies, Resonant LLC converter: operation and design, AN 2012-09, V1.0, 2012년 9월.
- ON Semiconductor / Fairchild, Half-bridge LLC resonant converter design using FSFR-series Fairchild power switch, AN-4151.
- Monolithic Power Systems, Understanding LLC operation, part 2.
- Toshiba Electronic Devices & Storage, Power factor correction (PFC) circuits, application note.
- ROHM Semiconductor, TechWeb, LLC operating regions (그림 12 의 영역 구분).
- W. Wenbo et al., A single-stage 1.65 kW ac-dc LLC converter, IEEE ECCE.
- onsemi, The TL431 in the control of switching power supplies, TND381-D (TL431 과 옴토퍼플러의 보상기 설계).

10 정오표와 미결 항목

여기 있는 것은 전부 해결한 것이 아니라 우회한 것이고, 대부분은 정식 데이터시트나 시제품만이 확정할 수 있다. 양산 전에 다시 읽을 것.

10.1 데이터시트: 초안은 앞뒤가 안 맞는다

항목	초안이 말하는 것	여기서 쓴 것, 그리고 이유
오실레이터 idle 시간 T_{idle}	5.3.2 절은 700 ns; 그 문서의 표 5 를 주파수 식으로 역산하면 약 250 ns	250 ns. 두 클램프가 250 ns 에서는 동작 범위를 감싸고 700 ns 에서는 못 감싸므로, 반올림이 아니라 측정할 값
브라운아웃 식	$V_{BO} = \min(60 \text{ V}, R_{CFG} \cdot 4 \text{ V/k}\Omega)$ — 글자 그대로 읽으면 어느 저항에서나 60 V 라 구성표와 모순	15 k Ω 를 하한으로 하는 $R_{CFG} \cdot 4 \text{ V/k}\Omega$ 로 읽는다. 표와 맞는 유일한 읽기
브라운아웃 단위	threshold 는 피크 전압인데 보드 노트와 설계 틀은 실효값을 적는다	비교하는 곳마다 명시적으로 변환($\sqrt{2} = 1.414$)
열저항	TBD	데이터시트만으로는 junction 온도를 예측할 수 없다. 손실 budget 은 대신 실측 온도 상승으로 검사
ZCD 절대 최대	하한이 TBD	분압기는 OVP threshold 만으로 정한다
5.3.1 절의 드라이버 이름	한 문장에서 LOUT1 과 LOUT2 가 블록도·구성표와 뒤바뀌어 있다	블록도와 표를 맞는 것으로 본다: LOUT2 가 하프브리지에서 묶여 high 로 고정되는 핀

표 29: 초안 데이터시트가 스스로 모순되거나 값을 비워 둔 곳. 전부 정식 문서로 다시 확인해야 한다.

10.2 설계 시트를 뻔한 방식으로 만들 때의 함정

설계 시트를 뻔한 방식으로 짜면 그럴듯하게 틀린 숫자가 나오고 아무것도 경고하지 않는 곳.

어디서	함정	놓치면
등가 입력 범위	최대를 풀브리지 모핑 경계가 아니라 AC 최대 전압에서 잡는 것	주파수 코너를 아예 평가하지 않는다. 여기서는 등가 264 Vac 와 332.3 Vac 의 차이이고, λ 도 함께 정한다
최소 게인 조건의 λ	같은 코너를 한 단계 앞에서 또	요구 λ 가 터무니없이 작게 나오고 — 한 경우 100배 넘게 — L_m 도 따라간다
라인 사이클 실효 전류	위상 하나, 보통 $\theta = \pi/4$ 만 평가하고 라인 사이클 값이라 부르는 것	출력 탱크 리플 전류와 정류기 손실을 둘 다 작게 본다. 반주기에 걸친 Simpson 법은 계산 부담이 없고 충분히 정확하다
above 의 2차 실효값	전류가 잘렸는데 온전한 반사인파를 제공하는 것	높은 코너에서 최대 8 %. below 에서는 계수가 정확히 1 이라 오래 눈에 안 났을 수 있다
1차 소자 정격	반사 부하 전류 $I_{trafo,pk}$ 로 정격을 잡는 것	약 12 % 부족 — 스위치는 합성 탱크 전류를 흘린다
손실과 열저항	25 °C $R_{DS(on)}$ 으로 손실을 계산하고 125 °C 를 지키는 히트싱크를 요구하는 것	요구 열저항이 실제의 절반 정도로만 까다롭게 나온다
ZVS 검사	설계 Q 와 설계 λ 로 닫힌 식 근사를 쓰는 것	오차 부호가 정해져 있지 않다. 이 탱크에서는 36 % 보수적, 다른 탱크에서는 약 23 % 낙관적이다. 낙관적인 쪽이 위험한 쪽
선정값 대 계산값	보드에는 선정값이 실렸는데 검사가 계산값을 읽는 것	뒤 단계의 모든 여유가 만들지 않은 설계에 대해 보고된다

표 30: 그럴듯하게 틀린 숫자를 만드는 함정.

10.3 유도 없이 쓴 상수

- λ 조건의 데드타임 형에 있는 $\pi^2/8$. 사각파의 기본파 성분 보정처럼 보이지만 출처가 없다. 참고값이고, 구속하는 검사는 ZVS 스위치이다.
- ZVS 닫힌 식 근사의 **지수 5**. 피팅한 숫자이고, 근사가 경계 근처에서 예측할 수 없게 틀리는 주된 이유다.
- 보상기 설계의 입력 전압 여유 계수에 있는 **0.744**. crossover 주파수 목표를 비례시킬 뿐이고, 뒤 단계에 % 수준으로 민감한 것은 없다.
- 최대 전력 상수 **16.8 $\Omega \cdot W$** 는 데이터시트의 피드백 폭과 multiplier 게인과 맞아떨어진다 — $2.8 V / 0.167 = 16.8$ — 따라서 가정이 아니라 유도된 값이고, 여기 적는 것은 그 게인 자체가 초안값이기 때문이다.

10.4 이 설계의 미결 항목

항목	상태	무엇이 확정하나
T_{idle}	후보 둘, 250 과 700 ns	첫 보드에서 $f_{sw}(\theta)$ 측정
1차 도통 손실	budget 대비 0.311 — 미달, 그리고 수용	고정 소자 자리에서 3 W budget 을 만족하는 단일 600 V 소자는 없다. 히트싱크가 필요한지는 계산이 아니라 열 측정
2차 손실 budget	1.063 — 사실상 다 썼다	레그당 소자 하나 더 병렬이면 회복된다. 결정은 실측 온도를 기다린다

항목	상태	무엇이 확정하나
트랜스포머 인덕턴스 공차	탱크는 Open 인덕턴스 4.1 % 하락까지 견디는데 흔한 사양은 $\pm 10\%$ 를 요구한다	벤더와 아래쪽 공차를 조이든지, 먼저 R_T 를 낮춰 f_{Min} 을 올리든지. 트랜스포머 발주 전에
출력 बैं크 부피와 높이	75.2 mF, 160 개	전기가 아니라 기구 문제이고, 출력 전압 선정까지 되돌아가게 할 수 있다
대기 전력	버스트 진입을 75 W 로 가정	측정하고, R_{BM} 을 피드백 리플과 맞바꾼다
효율 가정	$\eta_{HB} = 98\%$ 가정	낙관적이다. 95 % 로 잡으면 R_{CS} 와 R_{ac} 가 약 3 % 움직일 뿐 뒤 단계에 민감한 것은 없다 — 그래도 실측으로 바뀌어야 한다

표 31: 정해지지 않은 것, 그리고 무엇이 정하나.

여기의 모든 대조는 일관성 검사이지 정확성 검사가 아니다. 구현 셋이 일치한다는 것은 같은 식을 구현했다는 뜻이지, 그 식이 하드웨어를 기술한다는 뜻이 아니다. 정확성 검사는 첫 시제품이다.